Fabio Pareschi

Curriculum Vitae

Informazioni Personali

Pareschi Fabio

Via Giovanni Verga, 69

44100 Ferrara (ITALY)

Cittadinanza: Italiana

Data di nascita: 14 Gennaio 1976

E-mail:    fabio.pareschi@unife.it

Formazione

Aprile 2007: Dottorato in Tecnologia dell’informazione, ricevuto dall’Università di Bologna nell’ambito del progetto di Dottorato Europeo (EDITH).

   Titolo della tesi: “Chaos-Based Random Number Generators: Monolithic Implementation, Testing and Applications” (elaborato in lingua inglese). Relatori: Prof. Gianluca Setti e Prof. Riccardo Rovatti.

Luglio 2001: Laurea in ingegneria elettronica (vecchio ordinamento), ricevuta dall’Università di Ferrara. Valutazione: 110/110 con lode..

   Titolo della tesi: “Confronto teorico e sperimentale tra metodologie innovative per la riduzione delle EMI dovute a segnali di clock e PWM”. Relatore: Prof. Gianluca Setti.

Esperienze lavorative

Da Gennaio 2003 a oggi: afferente al Dipartimento di Ingegneria (ENDIF) dell’Università di Ferrara, nel gruppo di ricerca di Elettronica ed Elaborazione dei Segnali in collaborazione con prof. Gianluca Setti. Tale collaborazione prevede inoltre un supporto alla didattica per quanto riguarda i corsi “Teoria dei Circuiti” e “Circuiti Analogici per l'Elaborazione dei Segnali”:

   –   da gennaio 2003 a marzo 2003 come collaboratore occasionale esterno per “ottimizzazione, implementazione e verifica sperimentale di una metodologia di progetto di oscillatori a dinamica complessa”;

   –   dal 1 aprile 2003 come titolare dell’assegno di ricerca “Metodologie di analisi e progetto di circuiti caotici con assegnate proprietà statistiche: tecniche di implementazione robusta di circuiti tempodiscreti”.

   –   da dicembre 2006 a dicembre 2007 come titolare del fondo “Progetto e realizzazione di un generatore di clock a 3 GHz a spettro espanso per la riduzione delle interferenze elettromagnetiche in dispositivi Serial-ATA”, progetto approvato e finanziato all’interno del bando per giovani ricercatori anno 2006.

Da Gennaio 2004 a oggi: afferente anche al centro di ricerca ARCES (Advanced Research Center on Electronic Systems) “E. De Castro” dell’Università di Bologna, nel gruppo di ricerca di Statistical Signal Processing in collaborazione con prof. Riccardo Rovatti e prof. Gianluca Setti. Tale collaborazione ha previsto un limitato supporto alla didattica per quanto riguarda i corsi “Elaborazione Statistica dei Segnali” e “Elettronica Applicata” tenuti da prof. Rovatti presso l’Università di Bologna.

Da Ottobre 2005 a Aprile 2006: ho trascorso sei mesi presso il Dipartimento di Ingegneria Elettronica (ESAT) della Università Cattolica di Leuven (Belgium) come parte del progetto di Dottorato Europeo, sotto la supervisione di prof. Bart Preneel e prof. Ingrid Verbauwhede.

Da Ottobre 2001 a Novembre 2002 – impiego presso la ditta Kart s.a.s., Ferrara.

   Lavoro consistente nella gestione di server internet (registrazione e manutenzione di domini internet, server DNS, server http, server di posta elettronica e server SQL), creazione e manutenzione di piccole rete per uffici e assistenza tecnica per i clienti.

Descrizione dell’attività di ricerca

L’attuale attività di ricerca è incentrata sulla progettazione e implementazione di circuiti elettronici analogici e mixed-mode, con particolare enfasi sulla implementazione di circuiti non lineari e caotici. Questa attività ha portato alla progettazione e alla realizzazione di vari circuiti integrati, tra cui un generatore di numeri casuali ad elevate prestazioni in tecnologia CMOS integrata [6] basato su circuiti a dinamica non lineare ed un generatore di clock a spettro espanso per dispositivi Serial-ATA [2], anch’esso basato su circuiti a dinamica non lineare.

Assieme a queste attività di progettazione, sono presenti anche filoni di ricerca puramente teorici, tra cui lo studio sulla robustezza di circuito caotici [1], sull’analisi della affidabilità e della sensibilità dei test statistici per la casualità (con particolare riferimento all’insieme di test conosciuti come SP 800-22 pubblicati dal NIST) [4][5] e sulle possibili applicazioni di un generatore di numeri causali nella riduzione delle interferenze elettromagnetiche

Corsi frequentati (di elevata rilevanza):

·            “Advanced on-chip interconnect”, Prof. Eby G. Friedman (University of Rochester), DEIS – University of Calabria, Cosenza (Italy), June 21-22, 2006.

·            “Introduction course to Cadence-based full custom design”, IMEC, Leuven (Belgium), October 24-27, 2005.

·            “CMOS Analog Integrated Circuit Design”, Prof. Philip E. Allen (Georgia Institute of Technology), ITC-irst, Trento (Italy), October 13–17, 2003.

Pubblicazioni recenti: (su rivista)

    [1]      Fabio Pareschi, Riccardo Rovatti, and Gianluca Setti, “Periodicity as Condition to Noise Robustness for Chaotic Maps with Piecewise Constant Invariant Density”, in International Journal on Bifurcation and Chaos, Vol. 16, No. 11, pp. 3391-3400, November 2006.

Pubblicazioni recenti: (conferenze internazioni con revisore)

    [2]      Fabio Pareschi, Gianluca Setti and Riccardo Rovatti,“A 3 GHz Spread Spectrum Clock Generator for SATA Applications Using Chaotic PAM Modulation”, to appear in Proceedings of 2008 Custom Integrated Circuits Conference (CICC2008). San Jose (USA), September 21-24, 2008.

    [3]      Fabio Pareschi, Riccardo Rovatti and Gianluca Setti, “Stochastic Modeling and Verification of a 0.35 Um CMOS Chaos-Based True Random Number Generator”, to appear in Proceedings of 2008 International Symposium on Nonlinear Theory and its Applications (NOLTA2008). Budapest (Hungary), September 7-10, 2008. (Invited Paper)

    [4]      Fabio Pareschi, Riccardo Rovatti, and Gianluca Setti, “Second-level testing revisited and applications to NIST SP800-22”, in Proceedings of 18th European Conference on Circuit Theory and Design (ECCTD2007), pp. 627-630. Sevilla (Spain), August 26-30, 2007.

    [5]      Fabio Pareschi, Riccardo Rovatti, and Gianluca Setti, “Second Level NIST Randomness Test for Improving Test Reliability”, in Proceedings of 2007 International Symposium on Circuits and Systems (ISCAS2007), pp. 1437-1440. New Orleans (USA), May 27-30, 2007.

    [6]      Fabio Pareschi, Gianluca Setti, and Riccardo Rovatti, “A Fast Chaos-based True Random Number Generator for Cryptographic Applications”, in Proceedings of 26th European Solid-State circuit Conference (ESSCIRC2006), pp 130-133. Montreux (Switzerland), September 19-21, 2006.

    [7]      Luca Antonio De Michele, Fabio Pareschi, Riccardo Rovatti, and Ganluca Setti, “Chaos-based High-EMC Spread-Spectrum Clock Generator”, in Proceedings of 17th European Conference on Circuit Theory and Design (ECCTD2005), pp 165-168. Cork (Ireland), August 29 - September 2, 2005. (Winner of the best paper award)

    [8]      Fabio Pareschi, Gianluca Setti, and Riccardo Rovatti, “A macro-model for the efficient simulation of an ADC-based RNG”, in Proceedings of 2005 International Symposium on Circuits and Systems (ISCAS2005), pp 4349-4353. Kobe (Japan), May 23-26, 2005.

    [9]      Fabio Pareschi, Luca Antonio De Michele, Riccardo Rovatti, and Gianluca Setti, “A PLL-based clock generator with improved EMC”, in Proceedings of 16th International Zurich symposium on Electromagnetic Compatibility (EMCZurich2005), pp 367-372. Zurich (Switzerland), February 13-18, 2005. (Winner of the best student paper award)

Premi / Riconoscimenti internazionali

·            L’articolo  “A PLL-based Clock Generator with Improved EMC” presentato alla 16th International Zurich Symposium on Electromagnetic Compatibility, Zurich (Switzerland), February 13-18, 2005, è risultato riconosciuto come miglior articolo presentato da studenti (best student paper award).

·            L’articolo “Chaos-based High-EMC Spread-Spectrum Clock Generator” presentato alla 17th European Conference on Circuit Theory and Design, Cork (Ireland), August 29 - September 2, 2005 è stato riconosciuto come miglior articolo presentato alla conferenza (best paper award).