

Cristian Zambelli

**Curriculum dell'attività scientifica e didattica
Aggiornato il 06-01-2025**

Cronologia, Titoli di studio e Professionali

- Nato a Copparo (FE) il 5 Novembre 1983.
- Luglio 2002 - Diploma di "Perito industriale Capotecnico Informatico" presso Istituto Tecnico Industriale "N.Copernico" di Ferrara.
- Marzo 2006 - Laurea triennale in Ingegneria Elettronica e delle Telecomunicazioni presso l'Università degli Studi di Ferrara. Relatore: Dr.Ing. Davide Bertozzi.
- Marzo 2008 - Laurea magistrale in Ingegneria e Tecnologie per le Telecomunicazioni e l'Elettronica presso l'Università degli Studi di Ferrara. Relatore: Dr. Andrea Chimenton.
- Luglio 2008 - Abilitazione professionale per l'esercizio della professione di Ingegnere dell'Informazione (settore Elettronica) conferita dall'Università degli Studi di Bologna e dall'Ordine degli Ingegneri di Bologna.
- Aprile 2008 - Presa di servizio come Assegnista di ricerca (ING/INF-01) presso l'Università degli Studi di Ferrara, Dipartimento di Ingegneria. Titolo della ricerca: "Studio dell'affidabilità di memorie non volatili per applicazioni automotive". Supervisore della ricerca: Dr. Andrea Chimenton.
- Gennaio 2009 - Vincitore del concorso per l'assegnazione di una borsa di studio ministeriale (MIUR) e conseguente iscrizione al Dottorato di ricerca - XXIV ciclo presso Università degli Studi di Ferrara, Dipartimento di Ingegneria.
- Gennaio 2012 - Presa di servizio come Assegnista di ricerca (ING/INF-01) presso l'Università degli Studi di Ferrara, Dipartimento di Ingegneria. Titolo della ricerca: "Caratterizzazione sperimentale e modellistica di memorie non volatili". Supervisore della ricerca: Prof. Piero Olivo.
- Aprile 2012 - Conseguimento del titolo di Dottore di Ricerca (Ph.D.) in Scienze dell'Ingegneria (XXIV ciclo) presso l'Università degli Studi di Ferrara con valutazione Eccellente (lode). Relatore: Prof. Piero Olivo.
- Gennaio 2015 - Presa di servizio come Ricercatore a Tempo Determinato (art. 24 c.3-a L. 240/10) con impegno di Tempo Definito (ING/INF-01) presso l'Università degli Studi di Ferrara, Dipartimento di Ingegneria.
- Aprile 2017 - Conseguimento dell'abilitazione scientifica nazionale con parere unanime dei commissari per il Settore Concorsuale 09/E3 - II Fascia - Primo Quadrimestre.
- Gennaio 2018 - Rinnovo come Ricercatore a Tempo Determinato (art. 24 c.3-a L. 240/10) con impegno di Tempo Pieno (ING/INF-01) presso l'Università degli Studi di Ferrara, Dipartimento di Ingegneria.
- Novembre 2019 - Presa di servizio come Ricercatore a Tempo Determinato (art. 24 c.3-b L. 240/10) con impegno di Tempo Pieno (ING/INF-01) presso l'Università degli Studi di Ferrara, Dipartimento di Ingegneria.

- Maggio 2021 - Conseguimento dell'abilitazione scientifica nazionale con parere unanime dei commissari per il Settore Concorsuale 09/E3 - I Fascia - Sesto Quadrimestre.
- Novembre 2022 - Presa di servizio come Professore Associato con impegno di Tempo Pieno (ING/INF-01) presso l'Università degli Studi di Ferrara, Dipartimento di Ingegneria.

Formazione Scientifica

- Novembre 2008 - Partecipazione al workshop "IMST 2008 - EU Memory Tutorials" presso IMEC MTC Center, Leuven (Belgio).
- Settembre 2009 - Partecipazione al workshop "IMST 2009 - EU Memory Tutorials" presso RWTH Physikzentrum, Aachen (Germania).
- Luglio 2011 - Partecipazione alla "Scuola di Dottorato Internazionale in Dispositivi e Sistemi Micro e Nano Elettronici", Trani.

Periodi di ricerca e didattica all'estero

- Febbraio 2009 - Visting Researcher per 1 mese presso Austriamicrosystems, Graz (Austria) per lo svolgimento di caratterizzazione affidabilistica di un modulo p-channel EEPROM, nell'ambito del progetto europeo FP7 - ATHENIS.
- Settembre 2010 - Visiting Researcher per 1 mese presso MASER Engineering, Enschede (Olanda) per lo svolgimento di caratterizzazione affidabilistica di un modulo di memoria MEMS-based, nell'ambito del progetto europeo FP7 - ATHENIS.
- Febbraio 2012 - Visiting Researcher per 3 mesi presso Infineon Technologies, Munich (Germania) per lo sviluppo di modelli di testing per bit erratici in tecnologia NOR Flash embedded nell'ambito del Bando rivolto a giovani ricercatori non strutturati dell'Università degli Studi di Ferrara per il finanziamento di progetti di ricerca e mobilità internazionale "Fondi 5 x 1000 anno 2009".
- Giugno 2013 - Visiting Researcher per 2 mesi presso Infineon Technologies, Munich (Germania) per lo sviluppo di modelli empirici per la programmazione di memorie split-gate embedded nell'ambito di un progetto di ricerca con Infineon Technologies.
- Novembre 2017 - Visiting lecturer per 1 mese presso il dipartimento Semiconductor Materials della Brandenburg University of Technology (BTU) Cottbus-Senftenberg (Germania) per lo svolgimento di un corso per Ph.D. students della durata di 25 ore. Titolare del fondo Con.C.E.R.T.O. Erasmus+ per il visiting period.

Incarichi e partecipazioni in gruppi di ricerca

- Partecipazione al progetto FIRB RBIP06YSJJ, 2006

- Workpackage leader (WP9) del progetto europeo FP7-ATHENIS, 2008–2010
- Partecipazione al progetto europeo FP7-GOSSAMER, 2009–2011
- Vincitore del Bando rivolto a giovani ricercatori non strutturati dell'Università degli Studi di Ferrara per il finanziamento di progetti di ricerca e mobilità internazionale "Fondi 5 x 1000 anno 2009", 2012
- Lead Researcher di un progetto di ricerca con Infineon Technologies presso Consorzio Ferrara Ricerche (CFR), 2012–2013
- Lead Researcher di un progetto di ricerca con Infineon Technologies presso Consorzio Ferrara Ricerche (CFR), 2013–2014
- Lead Researcher di un progetto di ricerca con Infineon Technologies presso Consorzio Futuro in Ricerca (CFR), 2015–2017
- Responsabile di unità locale e Workpackage leader (WP8) del progetto europeo FP7-ATHENIS3D, 2013–2016
- Workpackage leader (WP5) del progetto europeo H2020-COMPET-R2RAM, 2015–2016
- Vincitore del Bando per il finanziamento della ricerca scientifica "Fondo per l'Incentivazione alla Ricerca" (FIR) dell'Università degli Studi di Ferrara, 2016
- Lead Researcher di un progetto di ricerca con Infineon Technologies presso Consorzio Futuro in Ricerca (CFR), 2018
- Vincitore del Bando per il finanziamento della ricerca scientifica "Fondo per l'Incentivazione alla Ricerca" (FIR) dell'Università degli Studi di Ferrara, 2018
- Vincitore del Bando per progetti di ricerca finanziati con il contributo della Camera di Commercio, Industria, Artigianato e Agricoltura di Ferrara, 2018
- Responsabile scientifico di un progetto di ricerca con FZPro srl presso Consorzio Futuro in Ricerca (CFR), 2018
- Vincitore del Bando per il finanziamento della ricerca scientifica "Fondo per l'Incentivazione alla Ricerca" (FIR) dell'Università degli Studi di Ferrara, 2020
- Responsabile scientifico di un contratto di ricerca commissionata tra il Dipartimento di Ingegneria dell'Università degli Studi di Ferrara con AVANEIDI srl nell'ambito del bando della Regione Lombardia "POR-FESR 2014 – 2020" TECH FAST LOMBARDIA, 2021
- Responsabile di unità locale e Output Leader del progetto europeo Erasmus+ KA220-HED DECEL, 2022–2024

- Flagship leader (FL2) dell'unità di Ferrara per lo Spoke 1 "FutureHPC & BigData" del centro di ricerca italiano su High-Performance Computing, Big Data and Quantum Computing (ICSC) finanziato dal MUR Missione 4 - Next Generation EU (NGEU), 2022–2025
- Responsabile di unità locale del progetto PRIN2022 "Omics analysis and automated clot detection for thrombus histology in acute ischemic strokes using high performance computing AI systems", 2023–2025
- Responsabile di unità locale e Output Leader del progetto europeo Erasmus+ KA220-HED DEEPCEL, 2024–2026
- Responsabile scientifico di un contratto di ricerca commissionata tra il Dipartimento di Ingegneria dell'Università degli Studi di Ferrara con AVANEIDI srl nell'ambito del bando del progetto "PNRR SISMA Misura B1.3B CAPO III", 2024
- I progetti di ricerca scientifica e trasferimento tecnologico di cui è stato responsabile scientifico hanno ottenuto finanziamenti per un ammontare di circa 900 k€

Seminari e Lezioni su invito

- "Trends in Non-Volatile Memory Technologies", Politecnico di Torino, Torino (ITALY), Giugno 2011.
- "Erratic bits - Characterization, Physics and Statistical Modeling", Infineon Technologies, Padova (ITALY), Novembre 2011.
- "Erratic bits - Characterization, Physics and Statistical Modeling", Infineon Technologies, Munich (GERMANY), Marzo 2012.
- "Reliability: a statistical approach", Elpida Memories, Munich (GERMANY), Luglio 2013.
- "Statistical analysis of resistive switching characteristics in ReRAM test arrays", IHP Microelectronics, Frankfurt Oder (GERMANY), Febbraio 2014.
- "Solid State Drives reliability: physical and architectural challenges", Università di Roma La Sapienza, Rome (ITALY), Gennaio 2015.
- "NAND Flash and Solid State Drives reliability: physical and architectural challenges", Bosch, Reutlingen (GERMANY), Luglio 2015.
- "Rare events characterization, modeling, and reliability assessment in non-volatile memory arrays", CEA-LETI (MINATEC), Grenoble (FRANCE), Giugno 2016.
- "NVM characterization, performance, and reliability", Stanford University, Stanford (USA), Giugno 2018.
- "Electrical characterization and reliability assessment of Resistive RAM memory arrays", Infineon Technologies, Munich (GERMANY), Settembre 2018.

Presentazioni e lavori su invito a conferenze internazionali

- "Reliability and Performance Characterization of a MEMS-based Non Volatile Switch", Invited paper alla conferenza IEEE International Reliability Physics Symposium, Aprile 2011.
- "Radiation hard design of HfO₂ based 1T1R cells and memory arrays", Invited paper alla conferenza MEMRISYS, Novembre 2015.
- "About the intrinsic resistance variability in HfO₂-based RRAM devices", Invited paper alla conferenza EUROSOI-ULIS, Aprile 2017.
- "Reliability of NVM in Solid State Drives: a cross-layer approach", Invited talk alla conferenza IEEE IIRW conference, Ottobre 2018.
- "Reliability challenges in 3D NAND Flash memories", Invited paper alla conferenza IEEE IMW, Maggio 2019.
- "Reliability challenges in 3D NAND Flash memories", Reliability Experts Forum panelist alla conferenza IEEE IIRW, South Lake Tahoe (USA), Ottobre 2019.
- "Machine Learning and Non-volatile Memories", Invited talk alla conferenza Flash Memory Summit, Santa Clara (USA), Agosto 2022.
- "Emerging Memories Reliability: from device to applications", Invited tutorial alla conferenza IEEE IRPS, Monterey (USA), Marzo 2023.
- "Mitigating Cross-temperature effects in 3D NAND Flash Memories", Invited talk alla conferenza IEEE NVMTS, Leuven (Belgio), Agosto 2023.
- "A cross-layer assessment of Emerging Memories Reliability", Invited tutorial alla conferenza IEEE IIRW, South Lake Tahoe (USA), Ottobre 2023.
- "Accurate Programming Schemes for In-memory Computing Circuits based on Resistive Switching Memories (RRAM)", HiPEAC conferece, Garching (GERMANY), Gennaio 2024.
- "Reliability of RRAM Technology in the Context of Neuromorphic Applications", Invited tutorial alla conferenza IEEE IRPS, Dallas (USA), Aprile 2024.
- "Emerging Memory Technologies Reliability", Invited talk alla conferenza IEEE IPFA, Singapore, Luglio 2024.

Riconoscimenti legati alla ricerca

- Ottobre 2012 - Vincitore del premio per la migliore tesi di Dottorato di Ricerca in Scienze dell'Ingegneria (XXIV ciclo) assegnato dallo IUSS - Ferrara 1391 dell'Università degli Studi di Ferrara.

- Novembre 2013 - Best Paper Award per il lavoro "System Interconnect Extensions For Fully Transparent Demand Paging In Low-Cost MMU-less Embedded Systems", presentato ad IEEE International Symposium on System on Chip (ISSOC).
- Ottobre 2022 - Best Student Paper Award per il lavoro "Exploring Process-Voltage-Temperature Variations Impact on 4T1R Multiplexers for Energy-aware Resistive RAM-based FPGAs", presentato ad IEEE International Integrated Reliability Workshop (IIRW).

Direzione o partecipazione a comitati editoriali di riviste

- 2017, Guest editor della rivista Computers (ISSN 2073-431X) edita da MDPI AG, Basel, Switzerland, per la special issue "3D Flash memories"
- 2019–2024, Associate editor della rivista IEEE Access (ISSN 2169-3536) edita da IEEE, United States of America
- 2020, Guest editor della rivista Micromachines (ISSN 2072-666X) edita da MDPI AG, Basel, Switzerland, per la special issue "Flash memory Devices"

Risultati ottenuti nel trasferimento tecnologico in termini di partecipazione alla creazione di nuove imprese (spin off), sviluppo, impiego e commercializzazione di brevetti

- 2013, Trasferimento tecnologico ad Active Technologies (Italia) per lo sviluppo degli algoritmi di caratterizzazione affidabilitstica per dispositivi elettronici ad alta tensione per applicazioni in ambiente automotive nell'ambito del progetto EU-FP7-ESTRELIA
- 2013, Trasferimento tecnologico ad Infineon Technologies (Germania) per lo sviluppo di un software per l'analisi statistica e la modellazione delle distribuzioni di corrente di lettura per memorie NOR Flash a Split-Gate in funzione degli effetti fisici che ne determinano la modifica
- 2016–2017, Membro del consiglio di amministrazione della start-up SSDVision srl, di cui risulta co-fondatore, nata sulla base dei risultati di un'attività di ricerca sullo studio delle performance ed affidabilità dei dischi a stato solido. La start-up ha avuto la finalità di ingegnerizzare e commercializzare un simulatore di dischi a stato solido orientato a soluzioni enterprise per data-centers al fine di ottimizzare le performance in sistemi a latenza critica.

Indicatori di impatto della produttività scientifica

Indicatori rilevati dal database Scopus in data 06/01/2025

- Numero di articoli pubblicati su riviste internazionali: 57
- Numero di articoli pubblicati su proceedings di conferenze internazionali: 60
- Numero di capitoli di libro a divulgazione internazionale: 14
- Numero di articoli di review su riviste internazionali: 2
- Numero di editorials pubblicati su riviste internazionali: 2
- Numero di libri pubblicati: 1
- Numero di articoli in stampa su riviste internazionali: 0
- Numero di pre-prints: 2
- Numero totale di citazioni: 1822
- h-index: 24

Memberships e incarichi in associazioni professionali o conferenze internazionali

- Member, IEEE, 2008–2025
- Member, ACM, 2024–2025
- Member, IEEE Electron Device Society, 2008–2025
- Member, IEEE Reliability Society, 2008–2025
- Member, IEEE Circuit and System Society, 2009–2025
- Member, IEEE Solid-State Circuit Society, 2012–2025
- Member, IEEE Computer Society, 2024–2025
- Member, IEEE EDS Device Reliability Physics Committee, 2025
- Member, IU.NET consortium, 2008–2025
- Member, Società Italiana di Elettronica (SIE), 2011–2025
- Reviewer per le seguenti riviste: IEEE Electron Device Letters (Golden list), IEEE Transactions on Electron Devices (Golden list), IEEE Transactions on Devices and Materials Reliability, IEEE Embedded System Letters, IEEE Transactions on Instrumentation and Measurement, IEEE Transactions on Emerging Topics in Computing, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, IEEE Transactions on Circuits and Systems I: Regular Papers, IEEE Transactions on Computers, Proceedings of the IEEE, IEEE Journal of Microelectromechanical Systems, IEEE Communication Letters, IET Computers & Digital Techniques, Elsevier Micro Electronics Journal, Elsevier Solid State Electronics Journal, Elsevier Microelectronics Reliability, Springer Design Automation

for Embedded Systems, Elsevier Applied Surface Science, Wiley International Journal of Numerical Modelling: Electronic Networks, Devices and Fields, ACM Transactions on Embedded Computing Systems, Journal of Circuits, Systems, and Computers, MDPI Computers, MDPI Symmetry, MDPI Electronics, MDPI Applied Sciences, MDPI Micromachines, ASP Journal of Nanoscience and Nanotechnology, IET Micro & Nano Letters, Elsevier Microprocessors and Microsystems, PLOS ONE

- Session Chair, ISVLSI conference, 2015
- Committee Member (Memory), IRPS conference, 2017–2023
- Vice-Chair (Memory Reliability), IRPS conference, 2024
- Tutorial and Session Chair, IRPS conference, 2023–2024
- TPC Member, IIRW conference, 2019–2025
- TPC Member, ESSDERC conference, 2020–2023
- TPC Member, ICCAD conference, 2024
- Poster co-chair (Management committee), IIRW conference, 2019-2021-2023
- Technical Program Chair, IIRW conference, 2024
- Discussion Group Co-Chair (Management committee), IIRW conference, 2020
- Session Chair, IIRW conference, 2019-2024
- Vice-Program Chair, DTTIS conference, 2024
- Reviewer per le seguenti conferenze internazionali: ISCAS (2018), NGCAS (2018), VLSI Test Symposium (2019)
- Reviewer per progetti di ricerca del FWF Austrian Science Fund, 2022

Incarichi accademici

- Membro del collegio di Dottorato in Scienze dell'Ingegneria presso il Dipartimento di Ingegneria dell'Università degli Studi di Ferrara, 2022–2025
- Membro della commissione didattica del collegio di Dottorato in Scienze dell'Ingegneria presso il Dipartimento di Ingegneria dell'Università degli Studi di Ferrara, 2023–2025
- Membro della commissione interna per la valutazione e scelta dei prodotti VQR2020-2024 per l'area Informazione del Dipartimento di Ingegneria dell'Università degli Studi di Ferrara, 2023–2025
- Membro del team per l'orientamento in ingresso per l'area Elettronica del Dipartimento di Ingegneria dell'Università degli Studi di Ferrara, 2023–2024

Attività Didattica

- Incarichi nei seguenti corsi attivati presso i corsi di laurea del nuovo ordinamento - laurea specialistica, relativi alla classe 32/S, poi LM-29 (Ingegneria Elettronica) presso l'Università di Ferrara.

<u>Corso</u>	<u>Ruolo</u>	<u>A. A.</u>
Affidabilità dei Sistemi Elettronici	Incarico di insegnamento	14-15
Laboratorio di Sistemi Elettronici Integrati	Incarico di insegnamento	15-16
Affidabilità dei Sistemi Elettronici	Incarico di insegnamento	16-17
Laboratorio di Sistemi Elettronici Integrati	Incarico di insegnamento	17-18
Progettazione dei Sistemi Elettronici ad Alta Affidabilità	Incarico di insegnamento	18-19
Laboratorio FPGA	Incarico di insegnamento	19-20
Progettazione dei Sistemi Elettronici ad Alta Affidabilità	Incarico di insegnamento	20-21
Data Storage	Incarico di insegnamento	21-22
Laboratorio FPGA	Incarico di insegnamento	21-22
Progettazione dei Sistemi Elettronici ad Alta Affidabilità	Incarico di insegnamento	22-23
Data Storage	Incarico di insegnamento	23-24
Laboratorio FPGA	Incarico di insegnamento	23-24
Progettazione dei Sistemi Elettronici ad Alta Affidabilità	Incarico di insegnamento	24-25

- Incarichi nei seguenti corsi attivati presso i corsi di laurea triennale, relativi alla classe L-8 (Ingegneria Elettronica e Informatica) presso l'Università di Ferrara.

<u>Corso</u>	<u>Ruolo</u>	<u>A. A.</u>
Calcolatori Elettronici	Incarico di insegnamento	23-24

- Incarichi nei seguenti corsi attivati presso i corsi di laurea triennale ad elevata numerosità presso l'Università di Ferrara.

<u>Corso</u>	<u>Ruolo</u>	<u>A. A.</u>
Informatica (Economia) - INF/01	Incarico di insegnamento	19-20
Informatica (Biotecnologie Mediche) - INF/01	Incarico di insegnamento	19-20
Informatica (Economia) - INF/01	Incarico di insegnamento	20-21
Informatica (Biotecnologie Mediche) - INF/01	Incarico di insegnamento	20-21
Informatica (Economia) - INF/01	Incarico di insegnamento	21-22
Informatica (Biotecnologie Mediche) - INF/01	Incarico di insegnamento	21-22
Informatica (Economia) - INF/01	Incarico di insegnamento	22-23
Informatica (Biotecnologie Mediche) - INF/01	Incarico di insegnamento	22-23
Informatica (Economia) - INF/01	Incarico di insegnamento	23-24
Informatica (Biotecnologie Mediche) - INF/01	Incarico di insegnamento	23-24
Informatica (Economia) - INF/01	Incarico di insegnamento	24-25
Informatica (Biotecnologie Mediche) - INF/01	Incarico di insegnamento	24-25

- Numerose esercitazioni nei corsi di insegnamento del settore ING-INF/01 per lauree in Elettronica e Telecomunicazioni (classi L8 e LM-29) presso l'Università di Ferrara. a.a. 2008/2009 - a.a. 2011/2012
- Cura, come relatore o correlatore, di numerose Tesi di Laurea presso l'Università di Ferrara, sia di tipo sperimentale che teorico, svolte su argomenti affini a quelli sviluppati nell'attività di ricerca. Dall' a.a. 2008/2009 ad oggi.
- Co-advisor del Dr. Lorenzo Zuolo che ha conseguito nel 2016 il titolo di dottore di ricerca (XXVIII ciclo) presso l'Università di Ferrara con la tesi: "Solid State Drives: design challenges for optimum performance-reliability trade-off".
- Co-advisor del Dr. Alessandro Grossi che ha conseguito nel 2017 il titolo di dottore di ricerca (XXIX ciclo) presso l'Università di Ferrara con la tesi "Emerging Nonvolatile Memories Reliability".
- Co-advisor del Dr. Rino Micheloni che ha conseguito nel 2018 il titolo di dottore di ricerca (XXX ciclo) presso l'Università di Ferrara con la tesi "Memory-Driven Design Methodologies for Solid State Drives".
- Membro della commissione di valutazione di dottorato di ricerca (Ph.D.) presso il Politecnico di Milano per il settore Ingegneria dell'informazione / Information Technology - a.a. 2017/2018 - commissione ELE-1 - nr 2
- Revisore esterno di tesi di dottorato di ricerca (Ph.D.) per il Politecnico di Milano - a.a. 2017/2018, 2019/2020, 2020/2021
- Revisore esterno di tesi di dottorato di ricerca (Ph.D.) per l'Università di Bologna - a.a. 2022/2023

- Membro della commissione di valutazione di dottorato di ricerca (Ph.D.) presso il Politecnico di Milano per il settore Ingegneria dell'informazione / Information Technology - a.a. 2020/2021 - commissione ELN-1
- Membro della commissione di valutazione di dottorato di ricerca (Ph.D.) presso il Politecnico di Milano per il settore Ingegneria dell'informazione / Information Technology - a.a. 2022/2023 - commissione ELN-9
- Membro della commissione di valutazione di dottorato di ricerca (Ph.D.) nel ruolo di Rapporteur presso Università di Grenoble-Alps (Francia) per "Nano electronique et Nano technologies", Febbraio 2024
- Membro della commissione di valutazione di dottorato di ricerca (Ph.D.) presso il Politecnico di Milano per il settore Ingegneria dell'informazione / Information Technology - 36esimo ciclo, Aprile 2024
- Membro della commissione di valutazione di dottorato di ricerca (Ph.D.) nel ruolo di Rapporteur presso Università di Grenoble-Alps (Francia) per "Nano electronique et Nano technologies", Novembre 2024

Attività di Ricerca

L'attività scientifica, iniziata sotto la guida del Dr. Andrea Chimenton e del Prof. Piero Olivo, ha riguardato alcune problematiche di tipo fisico e affidabilistico di interesse per la microelettronica. L'attività svolta presenta sia aspetti di tipo teorico che sperimentali. Rientrano nella prima categoria gli studi, l'interpretazione e la modellistica di alcuni fenomeni fisici di interesse per i moderni dispositivi di memoria non volatile e la trattazione statistica di importanti problemi legati all'affidabilità delle stesse. Per quanto riguarda il secondo aspetto, sono state sviluppate tecniche e strumentazioni di misura non convenzionali per la caratterizzazione elettrica dei dispositivi, spesso utilizzate come necessario complemento di studi interpretativi e teorici.

In particolare, le ricerche effettuate si collocano nei campi:

- della caratterizzazione elettrica, fisica, ed affidabilistica dei dispositivi elettronici con speciale attenzione per gli arrays di memorie non volatili della generazione floating-gate e post floating-gate (emerging memories) per application di In-Memory Computing o pure digital storage;
- dell'hardware/software co-design tramite tecniche cross-approach architetturali e fisiche per la gestione dell'affidabilità di memorie non volatili a livello di astrazione di sistema;
- della gestione dell'affidabilità e performance di piattaforme di storage dell'informazione quali i dischi a stato solido (SSD) per applicazioni Big Data;
- della progettazione di acceleratori basati su architetture FPGA e GPU per applicazioni di High Performance Computing (HPC) con particolare riferimento al paradigma Computational Storage e DNA storage

Per ciò che attiene agli specifici temi di ricerca, essi hanno riguardato inizialmente lo studio di memorie charge-based con particolare riguardo alle NOR Flash, alle NAND Flash planari e 3D sia di tipo Charge Trapping (TANOS e BE-TANOS) che Floating Gate e alle memorie per ambiente embedded automotive, passando poi alla caratterizzazione e allo studio più dettagliato delle memorie della post-floating gate generation come memorie a cambiamento di fase (PCM), memorie MEMS-based, memorie resistive (RRAM), e memorie magnetiche termo-assistite (TAS-MRAM).

Successivamente è stata intrapresa una attività di ricerca sull'utilizzo delle memorie non volatili ad un livello di astrazione superiore (i.e., architetturale e di sistema), con particolare attenzione a problemi relativi al management dell'affidabilità e delle performances di memorie NAND Flash planari e 3D tramite la co-ottimizzazione degli algoritmi di scrittura/cancellazione e dei circuiti a correzione d'errore (ECC). Tale argomento presenta un forte carattere interdisciplinare in quanto spazia da tematiche di caratterizzazione delle memorie (che si legano in modo naturale alle ricerche di tipo fisico e affidabilistico svolte in precedenza) fino a quelle di architettura e design delle memorie non volatili. Questo

tipo di attività è poi confluito nello studio e nella simulazione dell'affidabilità e delle performance di SSD, che basano il loro principio di funzionamento proprio sulle memorie non volatili.

Recentemente, tramite una collaborazione proficua con l'Istituto Nazionale di Fisica Nucleare (INFN) è iniziata una attività di ricerca in ambito acceleratori per ambienti di High Performance Computing (HPC) basati su architetture AMD e NVIDIA.

Segue una breve, ma più particolareggiata, descrizione degli argomenti studiati.

Caratterizzazione elettrica di memorie non volatili

Phase Change Memory (PCM)

L'attività di caratterizzazione di memorie a cambiamento di fase in collaborazione con STMicroelectronics/Numonyx (Italia) svolta su un test array da 4 Mbits in tecnologia a 180 nm con transistor bipolare di selezione ha permesso di individuare un set di parametri caratteristici per la valutazione delle performances legate alle operazioni di SET e RESET. Ciò ha permesso inoltre la scoperta di un fenomeno di erraticità in ciclatura nell'analisi dello stato di SET dovuto alla crescita di filamenti secondari e del fenomeno di seasoning nello stato di SET, che corrisponde ad una progressiva diminuzione della resistenza di SET in ciclatura dovuto ad un'alterazione del materiale che costituisce la cella di memoria. Sono stati studiati gli algoritmi e le forme d'onda ottimali per l'operazione di SET in modo da compattare la distribuzione di quest'ultima e migliorarne l'affidabilità e la resilienza ai fenomeni descritti precedentemente.

Riferimenti: [3], [73-75], [77], [79]

NAND Flash Charge Trapping planari e 3D

Questo tipo di arrays, sia con stack TANOS che Barrier Engineered TANOS, è stato caratterizzato nell'ambito del progetto europeo FP7-GOSSAMER con Numonyx (Italia) su arrays da 4 Mbits in tecnologia 4X planare in relazione a due fenomeni particolarmente pericolosi per l'affidabilità delle operazioni di scrittura/lettura dei dati. In particolare, sono state analizzate le problematiche relative ai bit erratici durante l'operazione di cancellazione mostrando il loro legame fisico con il fenomeno della Anode Hot Hole Injection e all'Edge Wordline Disturb, problematica che affligge le celle appartenenti le wordlines vicine ai transistori di selezione stringa di un array con topologia NAND Flash a causa delle correnti di Gate Induced Drain Leakage. Con l'evoluzione della tecnologia nel dominio di integrazione 3D si sono caratterizzati alcuni fenomeni affidabilistici legati alla temperatura di programmazione e lettura su array multi-gigabit in collaborazione con Microsemi Corp. e si è studiato per la prima volta un fenomeno di riduzione dell'affidabilità a brevissimo termine definito come TRE.

Riferimenti: [9], [29], [44], [47], [48], [80], [90], [111]

NAND Flash Floating Gate planari

La tecnologia NAND Flash è alla base di tutte le piattaforme di storage che vanno dalla semplice SD card sino ai più moderni dischi a stato solido. La loro affidabilità è stata discussa per anni in relazione ai fenomeni fisici che ne governano il funzionamento, ma poco è stato detto per quanto riguarda la caratterizzazione di alcuni fenomeni estrinseci su dispositivi ultrascalati: il disturbo in lettura (Read Disturb) e l'impatto della tensione di alimentazione sulle operazioni di scrittura della memoria. Analizzando questi problemi, in collaborazione con Microsemi Corp. (Italia e Stati Uniti d'America), si è potuto comprendere meglio come le peculiarità di essi possano indurre a diverse strategie di gestione della memoria da parte del sistema che le ospita. Per alcuni studi ci si è avvalsi anche di simulazioni circuitali dei blocchi analogici che controllano le operazioni di scrittura nella memoria.

Riferimenti: [101], [104]

Embedded Memories (NOR Flash ed EEPROM)

Molteplici sono le tecnologie studiate per la realizzazione di memorie non volatili embedded all'interno di piattaforme per il mercato automotive o harsh environments. In collaborazione con AMS (Austria) si sono valutate, nell'ambito del progetto europeo FP7-ATHENIS le prestazioni affidabilistiche di memorie EEPROM basate su celle 3T-p-channel in tecnologia 0.35 μm , portando alla scoperta di eventi erratici anche in strutture di questo tipo. Inoltre, con Infineon Technologies (Germania) è stata intrapresa una forte collaborazione relativamente alla caratterizzazione di memorie NOR Flash embedded in tecnologie a 130 e 90 nm per il testing efficiente del fenomeno dei bits erratici.

Riferimenti: [10], [17], [78]

MEMS-based Memories

Sempre nel progetto europeo FP7-ATHENIS, ma in collaborazione con Cavendish Kinetics (Olanda), si sono caratterizzati degli arrays di memorie basate su elementi MEMS, rappresentando una delle prime integrazioni di questi elementi per le memorie non volatili. Tests HTOL, HTSL, e environment-critic sono stati applicati con successo a queste memorie. Diverse soluzioni architetturali, per quanto riguarda la struttura meccanica della cella, sono state integrate e testate con successo.

Riferimenti: [81], [82]

Resistive RAM (RRAM)

Le attività di ricerca su questo tipo di memorie hanno permesso, in collaborazione con IHP Microelectronics (Germania), di testare i primi arrays da 4 kbits integrati in una tecnologia a 250nm a livello europeo. La caratterizzazione è stata effettuata su diverse generazioni di arrays legate a diverse aree dello stack resistivo e a diversi materiali (dielettrico in amnio amorfo o policristallino e dielettrico con doping in alluminio) in modo da avere una statistica delle operazioni di FORMING e di SET/RESET dipendente dallo scaling tecnologico. Particolare è lo studio effettuato sulle modalità operative delle celle

di memoria relativamente all'affidabilità a breve (resistance ratio) e a lungo termine (read window in endurance e retention). La caratterizzazione di matrici di celle anche in collaborazione con CEA-LETI (Francia) ha permesso di comprendere i limiti fondamentali di variabilità degli stati resistivi di queste memorie, evidenziandone i limiti tecnologici per l'utilizzo in applicazioni come le reti neurali o le cache associative nelle CPU. Dai risultati della caratterizzazione si è poi proceduto a sviluppare algoritmi per il controllo della variabilità nelle varie operazioni.

Riferimenti: [14], [18], [20-24], [26], [31], [34], [36], [37], [39], [41], [87], [88], [93], [98], [99], [103], [108], [109], [119]

Thermally Assisted Magnetic RAM (TAS-MRAM)

La tecnologia Magnetic RAM (MRAM) basa lo storage dell'informazione sulla reversibilità della polarizzazione magnetica di uno stack di materiali opportuni mediante l'induzione di una corrente elettrica. In questa attività di ricerca, in collaborazione con Crocus Technology (Francia), si sono caratterizzate matrici di memorie Thermally Assisted Switching MRAM per valutare la loro integrabilità in ambiente automotive mediante prove di endurance (oltre 500000 cicli di scrittura) e data retention (10 anni a 200°C). Sono stati inoltre valutati eventuali problemi di affidabilità legati ad un materiale specifico che costituisce lo stack (ossido di magnesio). Per la caratterizzazione di tali dispositivi si è provveduto anche a sviluppare un apposito Automated Test Equipment.

Riferimenti: [33], [94], [96]

Modellazione statistica o compatta di fenomeni intrinseci impattanti su affidabilità e performance di memorie non volatili

Phase Change Memories

Un'intensa attività di modellistica su questa generazione di memorie ha portato alla definizione di un nuovo modello compatto, basato sulla filamentazione, per l'operazione di SET (Erase). Lo stesso modello è stato utilizzato con particolare successo nello studio della problematica di "Secondary Shunt", permettendo la realizzazione di un modello statistico di questo fenomeno per predizioni affidabilistiche della tecnologia, nella modellazione del fenomeno di seasoning creando un opportuno framework di simulazione e nella modellazione degli eventi erratici tramite una nuova metodologia di detection.

Riferimenti: [1], [2], [6], [7]

NOR e NAND Flash

Il principale fenomeno modellato per la tecnologia NOR Flash ha riguardato i bit erratici sia durante l'operazione di cancellazione, che durante l'operazione di soft-programming. I modelli hanno portato ad evidenziare una dipendenza dalla temperatura della Anode Hot Hole Injection non Arrhenius-like e una forte riproducibilità delle caratteristiche degli eventi erratici (in termini di numero di occorrenze e numero di switches tra stato

erratico/non erratico) su una popolazione statistica nel range di pochi ppm. Si è instaurata una collaborazione con Infineon Technologies (Germania) per uno studio legato alla modellazione empirica delle distribuzioni post-programmazione algoritmica per una tecnologia NOR split-gate embedded a 65 nm e parte di questi risultati sono serviti come complemento per sviluppare un modello compatto della fenomenologia erratica. Per quanto concerne invece le memorie NAND Flash, si è sviluppato un modello compatto del fenomeno di "negative Vt shift disturb" per le tecnologie planari a 2X nm, un modello ai valori estremi per il read disturb in memorie 3D TLC e un modello per il fenomeno della cross-temperature.

Riferimenti: [8], [12], [19], [50], [57], [76], [84], [116], [124]

Resistive RAM (RRAM)

Le attività di modellazione dell'affidabilità di memorie RRAM hanno riguardato due diversi fronti: uno concernente il supporto tramite modellazione compatta della spiegazione di alcuni fenomeni fisici riscontrati in fase di caratterizzazione (oscillazioni di resistenza in FORMING e SET/RESET); l'altro riguardante la modellazione fisica e statistica a supporto delle ipotesi legate all'impatto del processo di costruzione dello stack dielettrico componente la cella di memoria. Questo ultimo fronte ha permesso di mettere in relazione per la prima volta variabilità, affidabilità, e prestazioni delle RRAM con la chimica del precursore scelto durante la manifattura delle celle. Parte delle attività di modellazione sono state eseguite con il supporto e la collaborazione della Universidad Autonoma de Barcelona (Spagna) e Xi'an Jiaotong University (Cina).

Riferimenti: [23], [25], [34], [136]

Hardware/software co-design per la gestione dell'affidabilità e performance di memorie non volatili a livello di astrazione architetturale di sistema

Trade-off affidabilità/performance in memorie PCM e NAND Flash

Le memorie non volatili hanno trovato largo impiego negli ultimi anni in piattaforme sia embedded che di computing. Il loro problema principale è molto spesso legato ad una ridotta affidabilità a lungo termine che richiede quindi l'uso massiccio di codici a correzione d'errore (ECC). Questi ultimi introducono a loro volta delle penalità in termini di performance di scrittura e lettura della memoria, diminuendo il throughput complessivo del sistema in cui questa è integrata. Diversi studi in collaborazione con il Politecnico di Torino e Microsemi Corp. (Italia) hanno mostrato per la prima volta come sia possibile agire, in prima istanza su una tecnologia PCM, sugli algoritmi di scrittura per far leva sul trade-off tra affidabilità e performance. La stessa metodologia è stata poi ripresa per quanto riguarda la tecnologia NAND Flash. Su quest'ultima tecnologia di memoria sono stati eseguiti molteplici studi anche su come ottimizzare i codici di correzione della famiglia Low-Density Parity Check (LDPC) sfruttando anche tecniche di machine-learning

semi-supervisionato in presenza di memorie NAND Flash di tipo 3D.

Riferimenti: [11], [13], [40], [83], [105], [133]

Ottimizzazione delle performance di NAND Flash nei sistemi embedded

La tecnologia NAND Flash è la migliore in termini di storage density e costo di integrazione, ma non permette per definizione l'in-place update dei dati, rappresentando un problema di performance notevole specie negli ambienti embedded. Ciò impedisce di utilizzare paradigmi come l'eXecute in Place (XiP) di codice salvato sulla memoria. La metodologia sviluppata consente di ovviare a questa problematica ridisegnando e adattando la piattaforma di interconnessione tra la memoria e il microprocessore che deve eseguire il codice.

Riferimento: [85]

Architetture FPGA basate su tecnologia RRAM

Le FPGA sono la soluzione principale utilizzata nel campo della progettazione di sistemi digitali complessi grazie alla loro riconfigurabilità sul campo. Tuttavia, queste architetture sono basate su reti di interconnessioni molto fitte che essendo controllate da diversi transistori pongono problematiche notevoli sul consumo di potenza e sul ritardo di propagazione dei segnali lungo tale rete. La tecnologia RRAM si propone come alternativa nella realizzazione di interconnessioni programmabili attraverso multiplexers, pur scontrandosi con le problematiche legate alla estrema variabilità delle caratteristiche elettriche di tale tipo di memoria non-volatile. In questo studio si vuole capire quali siano i limiti che la variabilità andrebbe ad imporre nella realizzazione di una FPGA basata su RRAM ed il legame che esiste con il consumo di potenza in fase di operazione e di programmazione della rete di interconnessione.

Riferimenti: [56], [110], [123]

Affidabilità e performance di architetture di storage basate su dischi a stato solido (SSD) per Big Data

Gli SSD sono la naturale evoluzione delle memorie non volatili utilizzate come meccanismo di storage di massa. Da quest'ultime essi ereditano tutti i problemi di affidabilità e le limitazioni delle performance. Per studiare in maniera efficiente gli SSD si è proceduto allo sviluppo di un simulatore architetturale che tiene conto di tutte le problematiche legate ai singoli componenti del sistema, dal controllore fino alle memorie passando per i codici a correzione d'errore, in modo da sfruttare il trade-off affidabilità/performance. Dagli studi si è evidenziato come diversi algoritmi di scrittura e lettura della memoria abbiano un diverso impatto sulla metrica del Bit Error Rate (BER) della NAND Flash durante il cycling, la retention, e il read disturb e come sia possibile migliorare quest'ultima mediante delle tecniche di read over-sampling. Particolare attenzione è stata posta anche alla Quality-of-Service degli SSD negli scenari enterprise su cui fondano i pilastri del paradigma Big Data. Negli ultimi anni si è anche cominciato a valutare diverse tecnologie

di memoria in grado di rimpiazzare le tecnologie NAND Flash planari e 3D, nell'ottica di un miglioramento delle performance senza sacrificare le metriche di affidabilità dello storage. Questa ricerca è stata resa possibile dalla collaborazione con il Politecnico di Torino, Microsemi Corp. (Italia e Stati Uniti d'America), Microchip Corp. (Italia e Stati Uniti d'America), Crossbar Inc. (Stati Uniti d'America) e Everspin Corp. (Stati Uniti d'America).

Riferimenti: [15], [16], [28], [30], [45], [86], [89], [97], [102], [104], [134], [135], [137], [138]

Acceleratori hardware per infrastrutture HPC basate su SSD

Lo studio di questa tematica in collaborazione con l'Istituto Nazionale di Fisica Nucleare (INFN), Avaneidi srl e Trinandable srl riguarda l'implementazione del paradigma del computational storage in ambito acceleratori FPGA. Con computational storage intendiamo quella filosofia che ci porta ad avvicinare i dati all'utilizzatore ultimo. Bypassando la memoria di sistema e la CPU, si riesce ad ottenere un guadagno in throughput e latenza. Nel nostro caso per fare questo, abbiamo utilizzato la funzione Peer-to-Peer (P2P) nativamente disponibile sulle schede Xilinx della famiglia Alveo e una sua implementazione custom su board VC707, al fine di constatare i miglioramenti che questo cambio di paradigma apporta in ambito High Performance Computing.

Riferimenti: [43], [127]

Architetture neuromorfiche e IMC basate su tecnologia RRAM

La tecnologia di memoria RRAM integrata sotto forma di crossbar arrays consente l'accelerazione delle operazioni di somma e prodotto matriciale in un singolo step di computazione utilizzando le leggi di Kirchoff e di Ohm. Le reti neurali e in generale il Deep Learning sono il principale fruitore di queste operazioni, ma anche sistemi che consentono di eseguire operazioni di In-Memory Computing (IMC). In questo ambito di ricerca in collaborazione con il Politecnico di Milano, IHP Microelectronics (Germania) e BTU-Cottbus (Germania), si studiano le tecniche e gli algoritmi per migliorare l'affidabilità a breve e a lungo termine dei dispositivi RRAM inseriti nell'ambito della realizzazione di neuromorphic arrays, oltre ad uno studio accurato della loro modellazione multi-scale (device e architecture level).

Riferimenti: [38], [42], [46], [49], [51]-[53], [114], [117], [118], [120]-[122], [125], [126]

Acceleratori GPU, FPGA, IMC e CSD per applicazioni healthcare e biomedicali

La maggior parte delle applicazioni negli scenari healthcare e biomedicale richiedono il processamento di una grande quantità di dati. Questo porta all'utilizzo di acceleratori

hardware basati su GPU, FPGA, Computational Storage Drive (CSD), e soluzioni di In-Memory Computing per cercare di velocizzare le operazioni come ad esempio l'inferenza di una rete neurale per la segmentazione delle immagini CT oppure la predizione dello sviluppo di una certa patologia, tenendo però a mente tutti i vincoli legati all'efficienza energetica. Questo campo di studi multidisciplinare prevede un team dell'INFN e colleghi delle strutture ospedaliere come Roma Tor Vergata, Maria Cecilia Hospital di Cotignola (RA) e l'azienda ospedaliera universitaria di Ferrara.

Riferimenti: [52], [55]

DNA-based data storage

Uno dei principali problemi legati agli archival data nel mondo dello storage riguarda la scarsa densità di memorizzazione dei dati. Gli storage medium basati su dispositivi a semiconduttore o su dischi meccanici, sebbene siano lo stato dell'arte, non riescono a mantenere il passo con le richieste sempre più pressanti di data storage. A questo scopo nasce la possibilità di usare il DNA sintetico come mezzo durevole e iper-denso per il salvataggio dei dati. Questo richiede però lo studio di una serie di tecniche per definire la DNA data storage pipeline, che andiamo a studiare grazie alla creazione di un simulatore ad-hoc.

Riferimenti: [54], [139], [140]

Bibliografia

Lavori pubblicati o in corso di pubblicazione su riviste internazionali

- 1 A. Chimenton, C. Zambelli, and P. Olivo,
"A New Analytical Model of the Erase Operation in Phase Change Memories", *IEEE Electron Device Letters*, Vol. 31, no. 3, pp. 198-200, Mar. 2010.
DOI: 10.1109/LED.2009.2038242. Scopus code: 2-s2.0-77649184676. SJR (2010): 2.208. JIF (2010): 2.719. IF5 (2010): 2.614. CiteScore (2010): N/A.
- 2 A. Chimenton, C. Zambelli, and P. Olivo,
"A New Methodology for Two-Level Random Telegraph Noise Identification and Statistical Analysis", *IEEE Electron Device Letters*, Vol. 31, no. 6, pp. 612-614, Jun. 2010.
DOI: 10.1109/LED.2010.2046311. Scopus code: 2-s2.0-77953028194. SJR (2010): 2.208. JIF (2010): 2.719. IF5 (2010): 2.614. CiteScore (2010): N/A.
- 3 C. Zambelli, A. Chimenton, and P. Olivo,
"Empirical Investigation of Set Seasoning effects in Phase Change Memories Arrays", *Solid State Electronics*, Vol. 58, no. 1, pp. 23-27, Jan. 2011.
DOI: 10.1016/j.sse.2010.11.022. Scopus code: 2-s2.0-79952282640. SJR (2011): 0.903. JIF (2011): 1.397. IF5 (2011): 1.466. CiteScore (2011): 1.80.
- 4 C. Zambelli, D. Bertozzi, A. Chimenton, and P. Olivo,
"Non volatile memory partitioning scheme for technology-based performance-reliability trade-off", *IEEE Embedded System Letters*, Vol. 3, no. 1, pp. 13-15, Mar. 2011.
DOI: 10.1109/LES.2010.2092411. Scopus code: 2-s2.0-79953125956. SJR (2011): 0.155. JIF (2011): N/A. IF5 (2011): N/A. CiteScore (2011): 0.86.
- 5 A. Chimenton, C. Zambelli, and P. Olivo,
"A Statistical Model of Erratic Behaviors in NAND Flash Memory Arrays", *IEEE Transactions on Electron Devices*, Vol. 58, no. 11, pp. 3707-3711, Nov. 2011.
DOI: 10.1109/TED.2011.2165722. Scopus code: 2-s2.0-80054960696. SJR (2011): 1.699. JIF (2011): 2.318. IF5 (2011): 2.476. CiteScore (2011): 3.16.
- 6 C. Zambelli, A. Chimenton, and P. Olivo,
"Statistical Modeling of Secondary Path during Erase Operation in Phase Change Memories", *IEEE Transactions on Electron Devices*, Vol. 59, no. 3, pp. 813-818, Mar. 2012.
DOI: 10.1109/TED.2011.2179047. Scopus code: 2-s2.0-84857648427. SJR (2012): 1.317. JIF (2012): 2.062. IF5 (2012): 2.268. CiteScore (2012): 2.66.
- 7 C. Zambelli, A. Chimenton, and P. Olivo,
"Modeling of SET Seasoning Effects in Phase Change Memory Arrays", *Microelectronics Reliability*, Vol. 52, no. 6, pp. 1060-1064, Jun. 2012.
DOI: 10.1016/j.microrel.2012.01.002. Scopus code: 2-s2.0-84861527667. SJR (2012): 0.574. JIF (2012): 1.137. IF5 (2012): 1.201. CiteScore (2012): 1.60.
- 8 C. Zambelli, G. Koebornik, R. Ullmann, M. Bauer, G. Tempel, and P. Olivo,
"Modeling Erratic bits Temperature Dependency for Monte Carlo Simulation of Flash arrays", *IEEE Electron Device Letters*, Vol. 34, no. 3, pp. 390-392, Mar. 2013.
DOI: 10.1109/LED.2012.2237541. Scopus code: 2-s2.0-84874660107. SJR (2013): 2.111. JIF (2013): 3.023. IF5 (2013): 2.816. CiteScore (2013): 3.46.

- 9 C. Zambelli, and P. Olivo,
"Statistical Investigation of Anomalous Fast Erase Dynamics in Charge Trapping NAND Flash", *IEEE Electron Device Letters*, Vol. 34, no. 4, pp. 514-516, Apr. 2013.
 DOI: 10.1109/LED.2013.2247696. Scopus code: 2-s2.0-84875639929. SJR (2013): 2.111. JIF (2013): 3.023. IF5 (2013): 2.816. CiteScore (2013): 3.46.
- 10 C. Zambelli, G. Koebornik, R. Ullmann, M. Bauer, G. Tempel, F. Di Tano, M. Atti, F.P. Pistone, A. Siviero, and P. Olivo,
"Exposing Reliability/Performance Trade-Off in Non-Volatile Memories through Erratic Bits Signature Classification", *IEEE Transactions on Device and Materials Reliability*, Vol. 14, no. 1, pp. 66-73, Mar. 2014.
 DOI: 10.1109/TDMR.2013.2284639. Scopus code: 2-s2.0-84896475433. SJR (2014): 0.825. JIF (2014): 1.890. IF5 (2014): 1.888. CiteScore (2014): 2.26.
- 11 S. Di Carlo, S. Galfano, M. Indaco, P. Prinetto, D. Bertozzi, P. Olivo, and C. Zambelli,
"FLARES: an aging aware algorithm to autonomously adapt the error correction capability in NAND Flash memories", *ACM Transactions on Architecture and Code Optimization*, Vol. 11, no. 3, pp. 26, Aug. 2014.
 DOI: 10.1145/2631919. Scopus code: 2-s2.0-84910137521. SJR (2014): 0.316. JIF (2014): 0.503. IF5 (2014): 0.592. CiteScore (2014): 1.35.
- 12 C. Zambelli, T. Vincenzi, and P. Olivo,
"A Compact Model for Erratic Events Simulation in Flash Memory Arrays", *IEEE Transactions on Electron Devices*, Vol. 61, no. 11, pp. 3716-3722, Nov. 2014.
 DOI: 10.1109/TED.2014.2356211. Scopus code: 2-s2.0-84908407707. SJR (2014): 1.337. JIF (2014): 2.472. IF5 (2014): 2.512. CiteScore (2014): 3.06.
- 13 D. Bertozzi, S. Di Carlo, S. Galfano, M. Indaco, P. Olivo, P. Prinetto, and C. Zambelli,
"Performance and Reliability Analysis of Cross-Layer Optimizations of NAND Flash Controllers", *ACM Transactions on Embedded Computing*, Vol. 14, no. 1, pp. 7:1-7:24, Jan. 2015.
 DOI: 10.1145/2629562. Scopus code: 2-s2.0-84921903966. SJR (2015): 0.346. JIF (2015): 0.714. IF5 (2015): 0.741. CiteScore (2015): 1.28.
- 14 A. Grossi, D. Walczyk, C. Zambelli, E. Miranda, P. Olivo, V. Stikanov, A. Feriani, J. Suñé, G. Schoof, R. Kraemer, B. Tillack, A. Fox, T. Schroeder, C. Wenger, and C. Walczyk,
"Impact of inter-cell and intra-cell variability on forming and switching parameters in RRAM arrays", *IEEE Transactions on Electron Devices*, Vol. 62, no. 8, pp. 2502-2509, Aug. 2015.
 DOI: 10.1109/TED.2015.2442412. Scopus code: 2-s2.0-84937901302. SJR (2015): 1.254. JIF (2015): 2.207. IF5 (2015): 2.312. CiteScore (2015): 2.97.
- 15 A. Grossi, L. Zuolo, F. Restuccia, C. Zambelli, and P. Olivo
"Quality of Service implications of Enhanced Program Algorithms for Charge Trapping NAND in future Solid State Drives", *IEEE Transactions on Device and Materials Reliability*, Vol. 15, no. 3, pp. 363-369, Sep. 2015.
 DOI: 10.1109/TDMR.2015.2448108. Scopus code: 2-s2.0-84940983458. SJR (2015): 0.729. JIF (2015): 1.437. IF5 (2015): 1.518. CiteScore (2015): 2.16.
- 16 L. Zuolo, C. Zambelli, R. Micheloni, M. Indaco, S. Di Carlo, P. Prinetto, D. Bertozzi, and P. Olivo,
"SSDEplorer: a Virtual Platform for Performance/Reliability-oriented Fine-Grained Design Space Exploration of Solid State Drives", *IEEE Transactions on Computer Aided Design*, Vol. 34, no. 10, pp. 1627-1638, Oct. 2015.
 DOI: 10.1109/TCAD.2015.2422834. Scopus code: 2-s2.0-84942426674. SJR (2015): 0.582. JIF (2015): 1.181. IF5 (2015): 1.265. CiteScore (2015): 2.41.

- 17 C. Zambelli, and P. Olivo,
"Characterization of the Over-Erase Algorithm in FN/FN embedded NOR Flash arrays", *IEEE Transactions on Device and Materials Reliability*, Vol. 15, no. 4, pp. 529-535, Sep. 2015.
 DOI: 10.1109/TDMR.2015.2478918. Scopus code: 2-s2.0-84960452596. SJR (2015): 0.729. JIF (2015): 1.437. IF5 (2015): 1.518. CiteScore (2015): 2.16.
- 18 A. Grossi, C. Zambelli, P. Olivo, E. Miranda, V. Stikanov, C. Walczyk, and C. Wenger,
"Electrical Characterization and Modeling of Pulse-based Forming Techniques in RRAM Arrays", *Solid State Electronics*, Vol. 115, pp. 17-25, Jan. 2016.
 DOI: 10.1016/j.sse.2015.10.003. Scopus code: 2-s2.0-84945582266. SJR (2016): 0.544. JIF (2016): 1.580. IF5 (2016): 1.590. CiteScore (2016): 1.67.
- 19 C. Zambelli, F. Andrian, S. Aritome, and P. Olivo,
"Compact Modeling of Negative Vt Shift Disturb in NAND Flash memories", *IEEE Transactions on Electron Devices*, Vol. 63, no. 4, pp. 1516-1523, Apr. 2016.
 DOI: 10.1109/TED.2016.2530847. Scopus code: 2-s2.0-84980052645. SJR (2016): 1.009. JIF (2016): 2.605. IF5 (2016): 2.848. CiteScore (2016): 2.85.
- 20 F. Crupi, F. Filice, A. Grossi, C. Zambelli, P. Olivo, E. Perez, C. Wenger,
"Implications of the Incremental Pulse and Verify Algorithm on the Forming and Switching Distributions in RERAM Arrays",
IEEE Transactions on Device and Materials Reliability, Vol. 16, no. 3, pp. 413-418, Sep. 2016.
 DOI: 10.1109/TDMR.2016.2594119. Scopus code: 2-s2.0-84986626866. SJR (2016): 0.444. JIF (2016): 1.575. IF5 (2016): 1.723. CiteScore (2016): 1.78.
- 21 E. Perez, A. Grossi, C. Zambelli, P. Olivo, and C. Wenger,
"Impact of the incremental programming algorithm on the filament conduction in HfO₂ based RRAM arrays", *IEEE Journal of the Electron Devices Society*, Vol. 5, no. 1, pp. 64-68, Jan. 2017.
 DOI: 10.1109/JEDS.2016.2618425. Scopus code: 2-s2.0-85012973931. SJR (2017): 1.016. JIF (2017): N/A. IF5 (2017): N/A. CiteScore (2017): 3.37.
- 22 E. Perez, C. Wenger, A. Grossi, C. Zambelli, P. Olivo, and R. Roelofs,
"Impact of temperature on conduction mechanisms and switching parameters in HfO₂-based 1T-1R resistive random access memories devices", *Journal of Vacuum Science and Technology B: Nanotechnology and Microelectronics*, Vol. 35, no. 1, pp. 01A103, Jan. 2017.
 DOI: 10.1116/1.4967308. Scopus code: 2-s2.0-84994718527. SJR (2017): 0.467. JIF (2017): 1.314. IF5 (2017): 1.283. CiteScore (2017): 1.25.
- 23 A. Grossi, C. Zambelli, P. Olivo, A. Crespo-Yepes, R. Rodriguez, E. Perez, and C. Wenger,
"Electrical Characterization and Modeling of 1T-1R RRAM Arrays with Amorphous and Poly-crystalline HfO₂", *Solid State Electronics*, Vol. 128, pp. 187-198, Feb. 2017.
 DOI: 10.1016/j.sse.2016.10.025. Scopus code: 2-s2.0-85006154237. SJR (2017): 0.492. JIF (2017): 1.666. IF5 (2017): 1.577. CiteScore (2017): 1.70.
- 24 E. Perez, A. Grossi, C. Zambelli, P. Olivo, R. Roelofs, and C. Wenger,
"Reduction of the cell-to-cell variability in Hf_{1-x}Al_xO_y based RRAM arrays by using program algorithms", *IEEE Electron Device Letters*, Vol. 38, no. 2, pp. 175-178, Jan. 2017.
 DOI: 10.1109/LED.2016.2646758. Scopus code: 2-s2.0-85011269791. SJR (2017): 1.361. JIF (2017): 3.433. IF5 (2017): 3.160. CiteScore (2017): 3.70.
- 25 G. Niu, X. Cartoixa, A. Grossi, C. Zambelli, P. Olivo, E. Perez, M.A. Schubert, P. Zaumseil, I. Costina, T. Schroeder, and C. Wenger,
"On the Mechanism of the Key Impact of Residual Carbon Content on the Reliability of Integrated Resistive Random Access Memory", *Journal of Physical Chemistry C*, Vol.

- 121, no. 12, pp. 7005-7014, Mar. 2017.
 DOI: 10.1021/acs.jpcc.6b12771. Scopus code: 2-s2.0-85019550008. SJR (2017): 2.135. JIF (2017): 4.484. IF5 (2017): 4.691. CiteScore (2017): 4.58.
- 26** E. Perez, L. Bondesan, A. Grossi, C. Zambelli, P. Olivo, and C. Wenger,
 "Assessing the forming temperature role on amorphous and polycrystalline HfO₂-based 4 kbit RRAM arrays performance", *Microelectronic Engineering*, Vol. 178, pp. 1-4, Jun. 2017.
 DOI: 10.1016/j.mee.2017.04.003. Scopus code: 2-s2.0-85017314676. SJR (2017): 0.604. JIF (2017): 2.020. IF5 (2017): 1.461. CiteScore (2017): 1.87.
- 27** C. Zambelli, G. Navarro, V. Sousa, I.L. Prejbeanu, and L. Perniola,
 "Phase Change and Magnetic Memories for Solid State Drives Applications", *Proceedings of the IEEE*, Vol. 105, pp. 1790-1811, Sep. 2017.
 DOI: 10.1109/JPROC.2017.2710217. Scopus code: 2-s2.0-85023164613. SJR (2017): 1.380. JIF (2017): 9.107. IF5 (2017): 9.846. CiteScore (2017): 9.03.
- 28** L. Zuolo, C. Zambelli, R. Micheloni, and P. Olivo,
 "Solid State Drives: Memory Driven Design Methodologies for optimal Performance", *Proceedings of the IEEE*, Vol. 105, pp. 1589-1608, Sep. 2017.
 DOI: 10.1109/JPROC.2017.2733621. Scopus code: 2-s2.0-85029150342. SJR (2017): 1.380. JIF (2017): 9.107. IF5 (2017): 9.846. CiteScore (2017): 9.03.
- 29** R. Micheloni, L. Crippa, C. Zambelli, and P. Olivo,
 "Architectural and Integration Options for 3D NAND Flash Memories", *Computers*, Vol. 6, no. 3, pp. 27-45, Jul. 2017.
 DOI: 10.3390/computers6030027. Scopus code: 2-s2.0-85053862304. SJR (2017): N/A. JIF (2017): N/A. IF5 (2017): N/A. CiteScore (2017): N/A.
- 30** C. Zambelli, A. Marelli, R. Micheloni, and P. Olivo,
 "Modeling the Endurance Reliability of Intra-disk RAID Solutions for mid-1X TLC NAND Flash Solid State Drives", *IEEE Transactions on Device and Materials Reliability*, Vol. 17, pp. 713-721, Dec. 2017.
 DOI: 10.1109/TDMR.2017.2749639. Scopus code: 2-s2.0-85029174804. SJR (2017): 0.440. JIF (2017): 1.512. IF5 (2017): 1.719. CiteScore (2017): 1.99.
- 31** A. Grossi, C. Zambelli, P. Olivo, E. Nowak, G. Molas, J.F. Nodin, and L. Perniola,
 "Cell-to-cell Fundamental Variability Limits Investigation in OxRRAM arrays", *IEEE Electron Device Letters*, Vol. 39, no.1, pp. 27-30, Jan. 2018.
 DOI: 10.1109/LED.2017.2774604. Scopus code: 2-s2.0-85035086762. SJR (2018): 1.283. JIF (2018): 3.753. IF5 (2018): 3.180. CiteScore (2018): 3.72.
- 32** C. Zambelli, R. Micheloni, L. Crippa, L. Zuolo, and P. Olivo,
 "Impact of the NAND Flash Power Supply on Solid State Drives Reliability and Performance", *IEEE Transactions on Device and Materials Reliability*, Vol. 18, no. 2, pp. 247 - 255, Apr. 2018.
 DOI: 10.1109/TDMR.2018.2819720. Scopus code: 2-s2.0-85044866729. SJR (2018): 0.381. JIF (2018): 1.583. IF5 (2018): 1.663. CiteScore (2018): 1.75.
- 33** A. Grossi, C. Zambelli, P. Olivo, P. Pellati, M. Ramponi, C. Wenger, J. Alvarez-Hérault, and K. Mackay,
 "An Automated Test Equipment for Characterization of emerging MRAM and RRAM arrays", *IEEE Transactions on Emerging Topics in Computing*, Vol. 6, no. 2, pp. 269 - 277, Jun. 2018.
 DOI: 10.1109/TETC.2016.2585043. Scopus code: 2-s2.0-85048233540. SJR (2018): 0.659. JIF (2018): 4.989. IF5 (2018): 5.245. CiteScore (2018): 4.36.

- 34 A. Grossi, E. Perez, C. Zambelli, P. Olivo, E. Miranda, R. Roelofs, J. Woodruff, P. Raisanen, W. Li, M. Givens, I. Costina, M.A. Schubert, and C. Wenger,
"Impact of the precursor chemistry and process conditions on the cell-to-cell variability in 1T-1R based HfO₂ RRAM devices", *Nature Scientific Reports*, Vol. 8, pp. 11160, Jul. 2018.
 DOI: 10.1038/s41598-018-29548-7. Scopus code: 2-s2.0-85050586918. SJR (2018): 1.414. JIF (2018): 4.011. IF5 (2018): 4.525. CiteScore (2018): 4.29.
- 35 F. Pieri, C. Zambelli, A. Nannini, P. Olivo, and S. Saponara,
"Is consumer electronics redesigning our cars? Challenges of integrated technologies for sensing, computing and storage", *IEEE Consumer Electronics Magazine*, Vol. 7, no. 5, pp. 8 - 17, Sep. 2018.
 DOI: 10.1109/MCE.2017.2771515. Scopus code: 2-s2.0-85049021266. SJR (2018): 0.422. JIF (2018): 3.273. IF5 (2018): 2.336. CiteScore (2018): 1.76.
- 36 A. Grossi, E. Vianello, C. Zambelli, P. Royer, J.-P. Noel, B. Giraud, L. Perniola, P. Olivo, and E. Nowak,
"Experimental investigation of 4kbit RRAM arrays programming conditions suitable for TCAM", *IEEE Transactions on Very Large Scale Integration*, Vol. 26, no. 12, pp. 2599 - 2607, Dec. 2018.
 DOI: 10.1109/TVLSI.2018.2805470. Scopus code: 2-s2.0-85042868136. SJR (2018): 0.405. JIF (2018): 1.946. IF5 (2018): 1.964. CiteScore (2018): 2.44.
- 37 E. Perez, M. Kalishettyhalli Mahadevaiah, C. Zambelli, P.Olivo, and C. Wenger,
"Data Retention Investigation in Al:HfO₂-based RRAM Arrays by using High-Temperature Accelerated Tests", *Journal of Vacuum Science and Technology B: Nanotechnology and Microelectronics*, Vol. 37, no. 1, pp. 012202, Jan. 2019.
 DOI: 10.1116/1.5054983. Scopus code: 2-s2.0-85059570847. SJR (2019): 0.403. JIF (2019): 1.511. IF5 (2019): 1.324. CiteScore (2019): 2.8.
- 38 A. Grossi, E. Vianello, M.M. Sabry, M. Barlas, L. Grenouillet, J. Coignus, E. Beigne, T. Wu, B.Q. Le, M.K. Wootters, C. Zambelli, E. Nowak, and S. Mitra,
"Resistive RAM Endurance: Array-level Characterization and Correction Techniques Targeting Deep Learning Applications", *IEEE Transactions on Electron Devices*, Vol. 66, no. 3, pp. 1281 - 1288, Mar. 2019.
 DOI: 10.1109/TED.2019.2894387. Scopus code: 2-s2.0-85062258844. SJR (2019): 0.879. JIF (2019): 2.913. IF5 (2019): 2.737. CiteScore (2019): 5.3.
- 39 E. Perez, M. Kalishettyhalli Mahadevaiah, C. Zambelli, P.Olivo, and C. Wenger,
"Characterization of the Interface-Driven 1st Reset Operation in HfO₂-based 1T1R RRAM Devices", *Solid State Electronics*, Vol. 159, pp. 51 - 56, Sep. 2019.
 DOI: 10.1016/j.sse.2019.03.054. Scopus code: 2-s2.0-85063648435. SJR (2019): 0.468. JIF (2019): 1.437. IF5 (2019): 1.342. CiteScore (2019): 3.4.
- 40 L. Zuolo, C. Zambelli, A. Marelli, R. Micheloni, and P. Olivo,
"LDPC Soft Decoding with Improved Performance in 1X-2X MLC and TLC NAND Flash-Based Solid State Drives", *IEEE Transactions on Emerging Topics in Computing*, Vol. 7, no. 3, pp. 507 - 515, Jul. 2019.
 DOI: 10.1109/TETC.2017.2688079. Scopus code: 2-s2.0-85072100465. SJR (2019): 0.807. JIF (2019): 6.043. IF5 (2019): 5.359. CiteScore (2019): 8.5.
- 41 E. Perez, C. Zambelli, M. Kalishettyhalli Mahadevaiah, P.Olivo, and C. Wenger,
"Towards Reliable Multi-Level Operation in RRAM Arrays: Improving Post-Algorithm Stability and Assessing Endurance/Data Retention", *IEEE Journal of the Electron Devices Society*, Vol.7, pp. 740 - 747, 2019.

- DOI: 10.1109/JEDS.2019.2931769. Scopus code: 2-s2.0-85071184579. SJR (2019): 0.736. JIF (2019): 2.555. IF5 (2019): 2.793. CiteScore (2019): 3.4.
- 42 V. Milo, C. Zambelli, P. Olivo, E. Perez, M. Kalishettyhalli Mahadevaiah, O. G. Ossorio, C. Wenger, and D. Ielmini,
"Multilevel HfO₂-based RRAM devices for low-power neuromorphic networks", *AIP APL Materials*, Vol. 7, no. 8, pp. 081120, Aug. 2019.
DOI: 10.1063/1.5108650. Scopus code: 2-s2.0-85071157303. SJR (2019): 1.57. JIF (2019): 3.819. IF5 (2019): 4.383. CiteScore (2019): 6.6.
- 43 C. Zambelli, R. Bertaglia, L. Zuolo, R. Micheloni, and P. Olivo,
"Enabling Computational Storage through FPGA Neural Network Accelerator for Enterprise SSD", *IEEE Transactions on Circuits and Systems II: Express Briefs*, Vol. 66, no. 10, pp. 1738-1742, Oct. 2019.
DOI: 10.1109/TCSII.2019.2929288. Scopus code: 2-s2.0-85071157303. SJR (2019): 0.929. JIF (2019): 2.814. IF5 (2019): 2.697. CiteScore (2019): 5.1.
- 44 C. Zambelli, R. Micheloni, S. Scommegna, and P. Olivo,
"First Evidence of Temporary Read Errors in TLC 3D-NAND Flash Memories exiting from an Idle State", *IEEE Journal of the Electron Devices Society*, Vol. 8, no. 1, pp. 99-104, Jan. 2020.
DOI: 10.1109/JEDS.2020.2965648. Scopus code: N/A. SJR (2020): 0.69. JIF (2020): 2.484. IF5 (2020): 2.452. CiteScore (2020): 3.7.
- 45 C. Zambelli, L. Zuolo, L. Crippa, R. Micheloni, and P. Olivo,
"Mitigating Self-Heating in Solid State Drives for Industrial Internet-of-Things Edge Gateways", *Electronics*, Vol. 9, no. 7, pp. 1-17, Jul. 2020.
DOI: 10.3390/electronics9071179. Scopus code: 2-s2.0-85088242672. SJR (2020): 0.36. JIF (2020): 2.397. IF5 (2020): 2.408. CiteScore (2020): 2.7.
- 46 T. Zanotti, C. Zambelli, F. M. Puglisi, V. Milo, E. Perez, M. K. Mahadevaiah, O. G. Ossorio, C. Wenger, P. Pavan, P. Olivo, and D. Ielmini,
"Reliability of Logic-in-Memory Circuits in Resistive Memory Arrays", *IEEE Transactions on Electron Devices*, Vol. 67, no. 11, pp. 4611-4615, Nov. 2020.
DOI: 10.1109/TED.2020.3025271. Scopus code: 2-s2.0-85095712608. SJR (2020): 0.828. JIF (2020): 2.917. IF5 (2020): 2.992. CiteScore (2020): 5.5.
- 47 C. Zambelli, L. Zuolo, A. Aldarese, S. Scommegna, R. Micheloni, and P. Olivo,
"Assessing the Role of Program Suspend Operation in 3D NAND Flash Based Solid State Drives", *MDPI Electronics*, Vol. 10, no. 12, pp. 1-18, Jun. 2021.
DOI: 10.3390/electronics10121394. Scopus code: 2-s2.0-85107462582. SJR (2021): 0.590. JIF (2021): 2.690. IF5 (2021): 2.657. CiteScore (2021): 3.7.
- 48 M. Favalli, C. Zambelli, A. Marelli, R. Micheloni, and P. Olivo,
"A Scalable Bidimensional Randomization Scheme for TLC 3D NAND Flash Memories", *MDPI Micromachines*, Vol. 12, no. 7, pp. 1-14, Jul. 2021.
DOI: 10.3390/mi12070759. Scopus code: 2-s2.0-85109269101. SJR (2021): 0.577. JIF (2021): 3.523. IF5 (2021): 3.462. CiteScore (2021): 4.5.
- 49 V. Milo, A. Glukhov, E. Perez, C. Zambelli, N. Lepri, M.K. Mahadevaiah, E.P.B. Quesada, P. Olivo, C. Wenger, and D. Ielmini,
"Accurate program/verify schemes of resistive switching memory (RRAM) for in-memory neural network circuits", *IEEE Transactions on Electron Devices*, Vol. 68, no. 8, pp. 3832-3837, Aug. 2021.
DOI: 10.1109/TED.2021.3089995. Scopus code: 2-s2.0-85111677554. SJR (2021): 0.695. JIF (2021): 3.221. IF5 (2021): 3.207. CiteScore (2021): 5.3.

- 50 C. Zambelli, L. Crippa, R. Micheloni, and P. Olivo,
"Investigating 3D NAND Flash Read Disturb Reliability with Extreme Value Analysis", *IEEE Transactions on Device and Materials Reliability*, Vol. 21, no. 4, pp. 486-493, Dec. 2021.
 DOI: 10.1109/TDMR.2021.3108941. Scopus code: 2-s2.0-85121674705. SJR (2021): 0.458. JIF (2021): 1.886. IF5 (2021): 2.024. CiteScore (2021): 3.9.
- 51 P. Mannocci, A. Baroni, E. Melacarne, C. Zambelli, P. Olivo, E. Perez, C. Wenger, and D. Ielmini,
"In-Memory Principal Component Analysis by Crosspoint Array of Resistive Switching Memory: A new hardware approach for energy-efficient data analysis in edge computing", *IEEE Nanotechnology Magazine*, Vol. 16, no. 2, pp. 4-13, Apr. 2022.
 DOI: 10.1109/MNANO.2022.3141515. Scopus code: 2-s2.0-85124768796. SJR (2022): N/A. JIF (2022): N/A. IF5 (2022): N/A. CiteScore (2022): N/A.
- 52 A. Baroni, A. Glukhov, E. Perez, C. Wenger, E. Calore, S.F. Schifano, P. Olivo, D. Ielmini, and C. Zambelli,
"An energy-efficient in-memory computing architecture for survival data analysis based on resistive switching memories", *Frontiers in Neuroscience*, Vol. 16, p. 932270, Aug. 2022.
 DOI: 10.3389/fnins.2022.932270. Scopus code: 2-s2.0-85136569408. SJR (2022): N/A. JIF (2022): N/A. IF5 (2022): N/A. CiteScore (2022): N/A.
- 53 A. Baroni, A. Glukhov, E. Perez, C. Wenger, P. Olivo, D. Ielmini, and C. Zambelli,
"Low Conductance State Drift Characterization and Mitigation in Resistive Switching Memories (RRAM) for Artificial Neural Networks", *IEEE Transactions on Device and Materials Reliability*, Vol. 22, no. 3, pp. 340-347, Sep. 2022.
 DOI: 10.1109/TDMR.2022.3182133. Scopus code: 2-s2.0-85132785394. SJR (2022): N/A. JIF (2022): N/A. IF5 (2022): N/A. CiteScore (2022): N/A.
- 54 A. Marelli, T. Chiozzi, N. Battistini, L. Zuolo, R. Micheloni, and C. Zambelli,
"Integrating FPGA Acceleration in the DNAssim Framework for Faster DNA-Based Data Storage Simulations", *MDPI Electronics*, Vol. 12, no. 12, p. 2621, Jun. 2023.
 DOI: 10.3390/electronics12122621. Scopus code: N/A. SJR (2023): N/A. JIF (2023): N/A. IF5 (2023): N/A. CiteScore (2023): N/A.
- 55 G. Minghini, A.U. Cavallo, A. Miola, V. Sisini, E. Calore, F. Fortini, R. Micheloni, P. Rizzo, S.F. Schifano, F.V.D. Sega, and C. Zambelli,
"An HPC Pipeline for Calcium Quantification of Aortic Root From Contrast-Enhanced CCT Scans", *IEEE Access*, Vol. 11, pp. 101309-10319, Sep. 2023.
 DOI: 10.1109/ACCESS.2023.3315734. Scopus code: N/A. SJR (2023): N/A. JIF (2023): N/A. IF5 (2023): N/A. CiteScore (2023): N/A.
- 56 T. Rizzi, A. Baroni, A. Glukhov, D. Bertozzi, C. Wenger, D. Ielmini, and C. Zambelli,
"Process-Voltage-Temperature Variations Assessment in Energy-Aware Resistive RAM-Based FPGAs", *IEEE Transactions on Device and Materials Reliability*, Vol. 23, no. 7, pp. 328-336, Sep. 2023.
 DOI: 10.1109/TDMR.2023.3259015. Scopus code: N/A. SJR (2023): N/A. JIF (2023): N/A. IF5 (2023): N/A. CiteScore (2023): N/A.
- 57 M. Borghesi, C. Zambelli, R. Micheloni, and S. Bonnini,
"Modeling 3D NAND Flash with Nonparametric Inference on Regression Coefficients for Reliable Solid-State Storage", *MDPI Future Internet*, Vol. 15, no. 10, p. 319, Sep. 2023.
 DOI: 10.3390/fi15100319. Scopus code: N/A. SJR (2023): N/A. JIF (2023): N/A. IF5 (2023): N/A. CiteScore (2023): N/A.

Editor di libri a divulgazione internazionale

- 58 R. Micheloni and C. Zambelli,
"Machine learning and Non-volatile memories",
Springer Cham, 2022.
DOI: 10.1007/978-3-031-03841-9.

Capitoli di testi scientifici a divulgazione internazionale

- 59 C. Zambelli, A. Chimenton, and P. Olivo,
"Reliability of NAND Flash Memories",
in Inside NAND Flash Memories, edited by R. Micheloni, L. Crippa, and A. Marelli, Springer,
2010.
DOI: 10.1007/978-90-481-9431-5_4. Scopus code: 2-s2.0-84892119866.
- 60 C. Zambelli, and P. Olivo,
"SSD Reliability",
in Inside Solid State Drives, edited by R. Micheloni, A. Marelli, and E. Kam, Springer, 2013.
DOI: 10.1007/978-94-007-5146-0_8. Scopus code: 2-s2.0-84880752034.
- 61 A. Grossi, C. Zambelli, and P. Olivo,
"3D NAND Memories Reliability",
in 3-D Flash Memories, edited by R. Micheloni, Springer Netherlands, 2016.
DOI: 10.1007/978-94-017-7512-0_2. Scopus code: 2-s2.0-84988646749.
- 62 L. Zuolo, C. Zambelli, A. Marelli, R. Micheloni, and P. Olivo,
"Design trade-offs for NAND flash-based SSDs", in Solid-State-Drives (SSDs) Modeling,
edited by R. Micheloni, Springer Netherlands, 2017.
DOI: 10.1007/978-3-319-51735-3_4. Scopus code: 2-s2.0-85017166665.
- 63 L. Zuolo, C. Zambelli, L. Crippa, R. Micheloni, and P. Olivo,
"Simulation of SSD's power consumption", in Solid-State-Drives (SSDs) Modeling, edited
by R. Micheloni, Springer Netherlands, 2017.
DOI: 10.1007/978-3-319-51735-3_7. Scopus code: 2-s2.0-85017169584.
- 64 L. Zuolo, C. Zambelli, R. Micheloni, and P. Olivo,
"Simulations of RRAM-based SSDs", in Solid-State-Drives (SSDs) Modeling, edited by R. Mi-
cheloni, Springer Netherlands, 2017.
DOI: 10.1007/978-3-319-51735-3_6. Scopus code: 2-s2.0-85017157233.
- 65 L. Zuolo, C. Zambelli, R. Micheloni, and P. Olivo,
"Simulations of the software-defined flash", in Solid-State-Drives (SSDs) Modeling, edited
by R. Micheloni, Springer Netherlands, 2017.
DOI: 10.1007/978-3-319-51735-3_8. Scopus code: 2-s2.0-85017181349.
- 66 L. Zuolo, C. Zambelli, R. Micheloni, and P. Olivo,
"SSDExplorer: A virtual platform for SSD simulations", in Solid-State-Drives (SSDs)
Modeling, edited by R. Micheloni, Springer Netherlands, 2017.
DOI: 10.1007/978-3-319-51735-3_3. Scopus code: 2-s2.0-85017165041.
- 67 C. Zambelli and P. Olivo,
"Resistive RAM technology for SSDs", in Solid-State-Drives (SSDs) Modeling, edited by
R. Micheloni, Springer Netherlands, 2017.
DOI: 10.1007/978-3-319-51735-3_5. Scopus code: 2-s2.0-85017101932.

- 68 L.Zuolo, C.Zambelli, R.Micheloni, and P.Olivo,
"Memory Driven Design Methodologies for optimal SSD Performance", in Inside Solid State Drives (2nd edition), edited by R. Micheloni, A. Marelli, and E. Kam, Springer Netherlands, 2018.
 DOI: 10.1007/978-981-13-0599-3_7. Scopus code: 2-s2.0-85049935956.
- 69 C.Zambelli and P.Olivo,
"SSD Reliability Assessment and Improvement", in Inside Solid State Drives (2nd edition), edited by R. Micheloni, A. Marelli, and E. Kam, Springer Netherlands, 2018.
 DOI: 10.1007/978-981-13-0599-3_8. Scopus code: 2-s2.0-85049986953.
- 70 R.Micheloni, L.Crippa, and C.Zambelli,
"Introduction to 3D NAND Flash Memories", in Machine Learning and Non-Volatile Memories, edited by R. Micheloni and C. Zambelli, Springer Cham, 2022.
 DOI: N/A. Scopus code: N/A.
- 71 R.Micheloni, L.Crippa, and C.Zambelli,
"Deep Neural Network Engines Based on Flash Technology", in Machine Learning and Non-Volatile Memories, edited by R. Micheloni and C. Zambelli, Springer Cham, 2022.
 DOI: N/A. Scopus code: N/A.
- 72 C.Zambelli, R.Micheloni, and P.Olivo,
"Machine Learning for 3D NAND Flash and Solid State Drives Reliability/Performance Optimization", in Machine Learning and Non-Volatile Memories, edited by R. Micheloni and C. Zambelli, Springer Cham, 2022.
 DOI: N/A. Scopus code: N/A.

Lavori pubblicati sugli atti di congressi internazionali

- 73 A. Chimenton, C. Zambelli, P. Olivo, and A. Pirovano,
"Set of electrical characteristic parameters suitable for reliability analysis of multimegabit Phase Change Memory arrays",
 in *IEEE Non Volatile Memory Workshop (NVMW)*, Opio (France), pp. 49 - 51, May. 2008.
 DOI: 10.1109/NVSMW.2008.20. Scopus code: 2-s2.0-50249145234.
- 74 A. Chimenton, C. Zambelli, and P. Olivo,
"Impact of short SET pulse sequence on Electronic Switching in Phase Change Memory arrays",
 in *IEEE Non-Volatile Memory Technology Symposium (NVMTS)*, Pacific Grove (USA), pp. 1 - 5, Nov. 2008.
 DOI: 10.1109/NVMT.2008.4731184. Scopus code: 2-s2.0-62349142011.
- 75 A. Chimenton, C. Zambelli, and P. Olivo,
"A new automated methodology for Random Telegraph Signal identification and characterization: a case study on Phase Change Memory arrays",
 in *IEEE International Reliability Physics Symposium (IRPS)*, Montreal (Canada), pp. 128 - 133, Apr. 2009.
 DOI: 10.1109/IRPS.2009.5173237. Scopus code: 2-s2.0-70449089005.
- 76 A. Chimenton, C. Zambelli, and P. Olivo,
"A statistical model of Erratic Erase based on an automated Random Telegraph Signal characterization technique",
 in *IEEE International Reliability Physics Symposium (IRPS)*, Montreal (Canada), pp. 896 - 901, Apr. 2009.
 DOI: 10.1109/IRPS.2009.5173375. Scopus code: 2-s2.0-70449091730.

- 77 C. Zambelli, A. Chimenton, and P. Olivo,
 "Analysis and Optimization of Erasing Waveforms in Phase Change Memory Arrays",
 in *IEEE European Solid-State Device Research Conference (ESSDERC)*, Athens (Greece), pp. 213 - 216, Sep. 2009.
 DOI: 10.1109/ESSDERC.2009.5331471. Scopus code: 2-s2.0-72849109369.
- 78 A. Chimenton, C. Zambelli, P. Olivo, F.P. Leisenberg, A. Wiesner, G. Schatzberger, E. Wachmann, and M. Schrems
 "Evidence of Erratic behaviors in p-channel floating gate memories and a cell architectural solution",
 in *IEEE Non-Volatile Memory Technology Symposium (NVMTS)*, Portland (USA), pp. 63 - 66, Oct. 2009.
 DOI: 10.1109/NVMT.2009.5429792. Scopus code: 2-s2.0-77951681962.
- 79 C. Zambelli, A. Chimenton, and P. Olivo,
 "Experimental characterization of SET Seasoning on Phase Change Memory Arrays",
 in *IEEE International Memory Workshop (IMW)*, Seoul (Korea), pp. 29 - 32, May 2010.
 DOI: 10.1109/IMW.2010.5488326. Scopus code: 2-s2.0-77957907108.
- 80 C. Zambelli, A. Chimenton, and P. Olivo,
 "Analysis of Edge Wordline Disturb in Multimegabit Charge Trapping Flash NAND arrays",
IEEE International Reliability Physics Symposium (IRPS), Monterey (USA), pp. MY.4.1 - MY.4.4, Apr. 2011.
 DOI: 10.1109/IRPS.2011.5784587. Scopus code: 2-s2.0-79959298627.
- 81 R. Gaddi, C. Schepens, C. Zambelli, A. Chimenton and P. Olivo,
 "Reliability and Performance Characterization of a MEMS-based Non Volatile Switch",
IEEE International Reliability Physics Symposium (IRPS), (Invited Paper), Monterey (USA), pp. 2G.2.1 - 2G.2.4, Apr. 2011.
 DOI: 10.1109/IRPS.2011.5784472. Scopus code: 2-s2.0-79959304686.
- 82 C. Zambelli, P. Olivo, R. Gaddi, C. Schepens, and C. Smith,
 "Characterization of a MEMS-based Embedded Non Volatile Memory array for Extreme Environments",
IEEE International Memory Workshop (IMW), Monterey (USA), pp. 1 - 4, May 2011.
 DOI: 10.1109/IMW.2011.5873214. Scopus code: 2-s2.0-79960028123.
- 83 C. Zambelli, M. Indaco, M. Fabiano, S. Di Carlo, P. Prinetto, P. Olivo and D. Bertozzi,
 "A Cross-Layer approach to the Reliability-Performance trade-off in MLC NAND Flash Memories",
Design, Automation & Test in Europe (DATE) Conference, Dresden (Germany), pp. 881 - 886, Mar. 2012.
 DOI: N/A. Scopus code: 2-s2.0-84862059627.
- 84 C. Zambelli, P. Olivo, G. Koebernik, R. Ullmann, M. Bauer, and G. Tempel,
 "Erratic Bits Classification for Efficient Repair Strategies in Automotive Embedded Flash Memories",
IEEE International Reliability Physics Symposium (IRPS), Monterey (USA), pp. 2E.3.1 - 2E.3.7, Apr. 2013.
 DOI: 10.1109/IRPS.2013.6531964. Scopus code: 2-s2.0-84880986608.
- 85 L. Zuolo, G. Miorandi, C. Zambelli, P. Olivo, and D. Bertozzi,
 "System Interconnect Extensions For Fully Transparent Demand Paging In Low-Cost MMU-less Embedded Systems",
IEEE International Symposium on System on Chip (ISSOC), (Best Paper Award), Tampere

- (Finland), pp. 1 - 6, Sep. 2013.
DOI: N/A. Scopus code: 2-s2.0-84896989992.
- 86 L. Zuolo, C. Zambelli, R. Micheloni, S. Galfano, M. Indaco, S. Di Carlo, P. Prinetto, P. Olivo and D. Bertozzi,
"SSDEXplorer: a Virtual Platform for Fine-Grained Design Space Exploration of Solid State Drives",
Design, Automation & Test in Europe Conference (DATE), Dresden (Germany), pp. 1 - 6, Mar. 2014.
DOI: 10.7873/DATE2014.297. Scopus code: 2-s2.0-84903828327.
- 87 C. Zambelli, A. Grossi, D. Walczyk, T. Bertaud, B. Tillack, T. Schroeder, V. Stikanov, P. Olivo, and C. Walczyk,
"Statistical analysis of resistive switching characteristics in ReRAM test arrays",
International Conference on Microelectronics Test Structures (ICMTS), Udine (Italy), pp. 27 - 31, Mar. 2014.
DOI: 10.1109/ICMTS.2014.6841463. Scopus code: 2-s2.0-84904180102.
- 88 C. Zambelli, A. Grossi, P. Olivo, D. Walczyk, J. Dabrowski, B. Tillack, T. Schroeder, R. Kraemer, V. Stikanov, and C. Walczyk,
"Electrical characterization of read window in ReRAM arrays under different SET/RESET cycling conditions",
IEEE International Memory Workshop (IMW), Taipei (Taiwan), pp. 146 - 149, May 2014.
DOI: 10.1109/IMW.2014.6849387. Scopus code: 2-s2.0-84904685397.
- 89 L. Zuolo, C. Zambelli, R. Micheloni, D. Bertozzi, and P. Olivo,
"Analysis of Reliability/Performance Trade-off in Solid State Drives",
IEEE International Reliability Physics Symposium (IRPS), Waikoloa (USA), pp. 4B.3.1 - 4B.3.5, Jun. 2014.
DOI: 10.1109/IRPS.2014.6860646. Scopus code: 2-s2.0-84905659262.
- 90 A. Grossi, C. Zambelli, and P. Olivo,
"Bit error rate analysis in charge trapping memories for SSD applications",
IEEE International Reliability Physics Symposium (IRPS), Waikoloa (USA), pp. MY.7.1 - MY.7.5, Jun. 2014.
DOI: 10.1109/IRPS.2014.6861161. Scopus code: 2-s2.0-84905659520.
- 91 E.I. Vatajelu, H. Aziza, and C. Zambelli,
"Nonvolatile Memories: Present and Future Challenges",
International Design & Test Symposium (IDT), Algiers (Algeria), pp. 61-66, Dec. 2014.
DOI: 10.1109/IDT.2014.7038588. Scopus code: 2-s2.0-84924308542.
- 92 L. Zuolo, C. Zambelli, P. Olivo, R. Micheloni, A. Marelli,
"LDPC Soft Decoding with Reduced Power and Latency in 1X-2X NAND Flash-Based Solid State Drives",
IEEE International Memory Workshop (IMW), pp. 1 - 4, May 2015.
DOI: 10.1109/IMW.2015.7150293. Scopus code: 2-s2.0-84939520100.
- 93 A. Grossi, C. Zambelli, P. Olivo, E. Miranda, V. Stikanov, T. Schroeder, C. Walczyk, and C. Wenger,
"Relationship among current fluctuations during forming, cell-to-cell variability and reliability in RRAM arrays",
IEEE International Memory Workshop (IMW), pp. 1 - 4, May 2015.
DOI: 10.1109/IMW.2015.7150303. Scopus code: 2-s2.0-84939514348.
- 94 A. Grossi, C. Zambelli, P. Olivo, P. Pellati, M. Ramponi, J. Alvarez-Hérault, and K. Mackay,
"Automated characterization of TAS-MRAM test arrays",

- IEEE Design & Technology of Integrated Systems (DTIS)*, Naples (Italy), pp. 1-2, Apr. 2015.
DOI: 10.1109/DTIS.2015.7127367. Scopus code: 2-s2.0-84942532252.
- 95 C. Zambelli, A. Grossi, P. Olivo, C. Walczyk, and C. Wenger,
"RRAM Reliability and Performance characterization through array architectures investigations",
IEEE Computer Society Annual Symposium on VLSI (ISVLSI), pp. 327-332, Jul. 2015.
DOI: 10.1109/ISVLSI.2015.17. Scopus code: 2-s2.0-84956968407.
- 96 A. Grossi, C. Zambelli, P. Olivo, J. Alvarez-Hérault, and K. Mackay,
"Reliability and Cell-to-Cell Variability of TAS-MRAM arrays under cycling conditions",
IEEE Non Volatile Memory Technology Symposium (NVMTS), pp. 1-4, Oct. 2015.
DOI: 10.1109/NVMTS.2015.7457476. Scopus code: 2-s2.0-84978162006.
- 97 L. Zuolo, C. Zambelli, R. Micheloni, S. Bates, and P. Olivo, ,
"Design Space Exploration of Latency and Bandwidth in RRAM-based Solid State Drives",
IEEE Non Volatile Memory Technology Symposium (NVMTS), pp. 1-4, Oct. 2015.
DOI: 10.1109/NVMTS.2015.7457495. Scopus code: 2-s2.0-84978140784.
- 98 A. Grossi, C. Calligaro, E. Perez, F. Teply, T. Mausolf, C. Zambelli, P. Olivo, and C. Wenger,
"Radiation hard design of HfO₂ based 1T1R cells and memory arrays",
International Conference on Memristive Systems (MEMRISYS), (Invited Paper), pp. 1-2, Nov. 2015.
DOI: 10.1109/MEMRISYS.2015.7378390. Scopus code: 2-s2.0-84971643931.
- 99 A. Grossi, C. Zambelli, P. Olivo, E. Perez, and C. Wenger,
"Performance and Reliability comparison of 1T-1R RRAM arrays with amorphous and polycrystalline HfO₂",
Joint International EUROSIOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSIOI-ULIS), pp. 80-83, Jan. 2016.
DOI:10.1109/ULIS.2016.7440057. Scopus code: 2-s2.0-84966431159.
- 100 E. Wachmann, S. Saponara, C. Zambelli, P. Tisserand, J. Charbonnier, T. Erlbacher, S. Gruenler, C. Hartler, J. Siegert, P. Chassard, D.M. Ton, L. Ferrari, and L. Fanucci "ATHENIS_3D: Automotive Tested High-voltage and Embedded Non-volatile Integrated SoC platform with 3D Technology",
Design, Automation & Test in Europe Conference (DATE), pp. 894-899, Mar. 2016.
DOI: N/A. Scopus code: 2-s2.0-84973641929.
- 101 C. Zambelli, P. King, P. Olivo, L. Crippa, and R. Micheloni,
"Power-Supply Impact on the Reliability Of Mid-1X TLC NAND Flash Memories",
IEEE International Reliability Physics Symposium (IRPS), pp. 2B.3.1-2B.3.6, Apr. 2016.
DOI: 10.1109/IRPS.2016.7574509. Scopus code: 2-s2.0-84990923191.
- 102 L. Zuolo, C. Zambelli, A. Grossi, R. Micheloni, S. Bates, and P. Olivo
"Memory System Architecture Optimization for Enterprise All-RRAM Solid State Drives",
IEEE International Memory Workshop (IMW), pp. 1-4, May 2016.
DOI: 10.1109/IMW.2016.7495283. Scopus code: 2-s2.0-84984604158.
- 103 A. Grossi, E. Nowak, C. Zambelli, C. Pellissier, S. Bernasconi, G. Cibrario, K. El Hajjam, R. Crochemore, J.F. Nodin, P. Olivo, and L. Perniola,
"Fundamental Variability Limits of Filament-based RRAM",
IEEE International Electron Devices Meeting (IEDM), pp. 4.7.1-4.7.4, Dec. 2016.
DOI: 10.1109/IEDM.2016.7838348. Scopus code: 2-s2.0-85014447769.

- 104 C. Zambelli, P. Olivo, L. Crippa, A. Marelli, and R. Micheloni,
"Uniform and Concentrated Read Disturb Effects in Mid-1X TLC NAND Flash Memories for Enterprise Solid State Drives",
IEEE International Reliability Physics Symposium (IRPS), pp. PM-5.1 - PM-5.4, Apr. 2017.
 DOI: 10.1109/IRPS.2017.7936387. Scopus code: 2-s2.0-85024384544.
- 105 C. Zambelli, G. Cancelliere, F. Riguzzi, E. Lamma, P. Olivo, A. Marelli, and R. Micheloni,
"Characterization of TLC 3D-NAND Flash Endurance through Machine Learning for LDPC Code Rate Optimization",
IEEE International Memory Workshop (IMW), pp. 1-4, May 2017.
 DOI: 10.1109/IMW.2017.7939074. Scopus code: 2-s2.0-85023629191.
- 106 C. Cagli, G. Piccolboni, D. Garbin, A. Grossi, G. Molas, E. Vianello, C. Zambelli, and G. Reimbold,
"About the intrinsic resistance variability in HfO₂-based RRAM devices",
Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), (Invited Paper), pp. 31-34, Apr. 2017.
 DOI: 10.1109/ULIS.2017.7962593. Scopus code: 2-s2.0-85026753265.
- 107 F. Pieri, C. Zambelli, A. Nannini, P. Olivo, and S. Saponara,
"Limits of sensing and storage electronic components for high-reliable and safety-critical automotive applications",
International Conference of Electrical and Electronic Technologies for Automotive, pp. 1-7, Jun. 2017.
 DOI: 10.23919/EETA.2017.7993219. Scopus code: 2-s2.0-85030830639.
- 108 E. Perez, M. Kalishettyhalli Mahadevaiah, C. Wenger, C. Zambelli, and P. Olivo,
"The Role of the Bottom and Top Interfaces in the 1st Reset Operation in HfO₂ based RRAM Devices",
Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), pp. 1-4, Mar. 2018.
 DOI: 10.1109/ULIS.2018.8354728. Scopus code: 2-s2.0-85050916154.
- 109 E. Perez, A. Grossi, C. Zambelli, M. Kalishettyhalli Mahadevaiah, P. Olivo, and C. Wenger,
"Temperature impact and programming algorithm for RRAM based memories",
IEEE MTT-S International Microwave Workshop Series on Advanced Materials and Processes for RF and THz Applications (IMWS-AMP), pp. 1-3, Jul. 2018.
 DOI: 10.1109/IMWS-AMP.2018.8457132. Scopus code: 2-s2.0-85057589874.
- 110 C. Zambelli, M. Castellari, P. Olivo, and D. Bertozzi,
"Correlating Power Efficiency and Lifetime to Programming Strategies in RRAM-based FPGAs",
New Generation Circuits & Systems conference (NGCAS), pp. 21-24, Nov. 2018.
 DOI: 10.1109/NGCAS.2018.8572050. Scopus code: 2-s2.0-85060190676.
- 111 C. Zambelli, L. Crippa, R. Micheloni, and P. Olivo,
"Cross-Temperature Effects of Program and Read Operations in 2D and 3D NAND Flash Memories",
IEEE International Integrated Reliability Workshop (IIRW), pp. 1-4, Oct. 2018.
 DOI: 10.1109/IIRW.2018.8727102. Scopus code: 2-s2.0-85067616801.
- 112 M. K. Mahadevaiah, E. Perez, C. Wenger, A. Grossi, C. Zambelli, P. Olivo, F. Zahari, H. Kohlstedt, and M. Ziegler,
"Reliability of CMOS integrated memristive HfO₂ arrays with respect to neuromorphic computing",
IEEE International Reliability Physics Symposium (IRPS), pp. 1-4, Mar. 2019.
 DOI: 10.1109/IRPS.2019.8720552. Scopus code: 2-s2.0-85066755649.

- 113 C. Zambelli, R. Micheloni, and P. Olivo,
"Reliability challenges in 3D NAND Flash memories",
IEEE International Memory Workshop (IMW), (**Invited Paper**), pp. 1-4, May 2019.
 DOI: 10.1109/IMW.2019.8739741. Scopus code: 2-s2.0-85068330794.
- 114 V. Milo, C. Zambelli, P. Olivo, E. Perez, O.G. Ossorio, Ch. Wenger, and D. Ielmini,
"Low-energy inference machine with multilevel HfO₂ RRAM arrays",
IEEE European Solid-State Device Research Conference (ESSDERC), pp. 174-177, Sep. 2019.
 DOI: 10.1109/ESSDERC.2019.8901818. Scopus code: 2-s2.0-85075747930.
- 115 C. Zambelli, E. Ferro, L. Crippa, R. Micheloni, and P. Olivo,
"Dynamic V_{TH} Tracking for Cross-Temperature Suppression in 3D-TLC NAND Flash",
IEEE International Integrated Reliability Workshop (IIRW), pp. 1-4, Oct. 2019.
 DOI: 10.1109/IIRW47491.2019.8989886. Scopus code: 2-s2.0-85080102402.
- 116 C. Zambelli, L. Crippa, R. Micheloni, and P. Olivo,
"Points-Over-Threshold Statistics for Post-Retention Read Disturb Reliability in 3D NAND Flash Memories",
IEEE International Integrated Reliability Workshop (IIRW), pp. 1-4, Oct. 2020.
 DOI: 10.1109/IIRW49815.2020.9312860. Scopus code: 2-s2.0-85099762794.
- 117 V. Milo, F. Anzalone, C. Zambelli, E. Perez, M.K. Mahadevaiah, O.G. Ossorio, P. Olivo, C. Wenger, and D. Ielmini,
"Optimized programming algorithms for multilevel RRAM in hardware neural networks",
IEEE International Reliability Physics Symposium (IRPS), pp. 1-6, Mar. 2021.
 DOI: 10.1109/IRPS46558.2021.9405119. Scopus code: 2-s2.0-85100123987.
- 118 T. Rizzi, E. Perez-Bosch Quesada, Ch. Wenger, C. Zambelli, and D. Bertozzi,
"Comparative Analysis and Optimization of the SystemC-AMS Analog Simulation Efficiency of Resistive Crossbar Arrays",
Design of Circuits and Integrated Systems (DCIS), pp. 1-6, Nov. 2021.
 DOI: 10.1109/DCIS53048.2021.9666193. Scopus code: 2-s2.0-85124972287.
- 119 A. Baroni, C. Zambelli, P. Olivo, E. Perez, C. Wenger, and D. Ielmini,
"Tackling the Low Conductance State Drift through Incremental Reset and Verify in RRAM arrays",
IEEE International Integrated Reliability Workshop (IIRW), pp. 1-5, Oct. 2021.
 DOI: 10.1109/IIRW53245.2021.9635613. Scopus code: 2-s2.0-85123684208.
- 120 A. Glukhov, V. Milo, A. Baroni, N. Lepri, C. Zambelli, P. Olivo, E. Perez, C. Wenger, and D. Ielmini,
"Statistical model of program/verify algorithms in resistive-switching memories for in-memory neural network accelerators",
IEEE International Reliability Physics Symposium (IRPS), pp. 3C31-3C37, Mar. 2022.
 DOI: 10.1109/IRPS48227.2022.9764497. Scopus code: 2-s2.0-85130685105.
- 121 A. Glukhov, N. Lepri, V. Milo, A. Baroni, C. Zambelli, P. Olivo, E. Perez, C. Wenger, and D. Ielmini,
"End-to-end modeling of variability-aware neural networks based on resistive-switching memory arrays",
IEEE/IFIP International Conference on VLSI and System-on-Chip (VLSI-SoC), pp. 1-5, Oct. 2022.
 DOI: 10.1109/VLSI-SoC54400.2022.9939653. Scopus code: 2-s2.0-85142427565.
- 122 P. Mannocci, A. Baroni, E. Melacarne, C. Zambelli, P. Olivo, E. Perez, C. Wenger, and D. Ielmini,
"Experimental verification and benchmark of in-memory principal component analysis"

- by crosspoint arrays of resistive switching memory”,
IEEE International Symposium on Circuits and Systems (ISCAS), pp. 326-330, May 2022.
 DOI: 10.1109/ISCAS48785.2022.9937653. Scopus code: 2-s2.0-85142530429.
- 123** T. Rizzi, A. Baroni, A. Glukhov, D. Bertozzi, C. Wenger, D. Ielmini, C. Zambelli,
 ”Exploring Process-Voltage-Temperature Variations Impact on 4T1R Multiplexers for
 Energy-aware Resistive RAM-based FPGAs”,
IEEE International Integrated Reliability Workshop (IIRW), pp. 1-5, Oct. 2022.
 DOI: 10.1109/IIRW56459.2022.10032753. Scopus code: N/A.
- 124** M. Pesic, B. Beltrando, T. Rollo, C. Zambelli, A. Padovani, R. Micheloni, R. Maji, L. Enman,
 M. Saly, Y.H. Bae, J.B. Kim, D.K. Yim, and L. Larcher,
 ”Insights into device and material origins and physical mechanisms behind cross tem-
 perature in 3D NAND”,
IEEE International Reliability Physics Symposium (IRPS), pp. 1-8, Apr. 2023.
 DOI: 10.1109/IRPS48203.2023.10117898. Scopus code: N/A.
- 125** D. Reiser, M. Reichenbach, T. Rizzi, A. Baroni, M. Fritscher, C. Wenger, C. Zambelli, and D. Ber-
 tozzi,
 ”Technology-Aware Drift Resilience Analysis of RRAM Crossbar Array Configura-
 tions”,
IEEE Interregional NEWCAS Conference (NEWCAS), pp. 1-5, Jun. 2023.
 DOI: 10.1109/NEWCAS57931.2023.10198076. Scopus code: N/A.
- 126** H. Aziza, C. Zambelli, S. Hamdioui, S. Diware, R. Bishnoi, and A. Gebregiorgis,
 ”On the Reliability of RRAM-Based Neural Networks”,
IFIP/IEEE 31st International Conference on Very Large Scale Integration (VLSI-SoC), pp. 1-8,
 Oct. 2023.
 DOI: 10.1109/VLSI-SoC57769.2023.10321859. Scopus code: N/A.
- 127** C. Zambelli, A. Miola, E. Calore, S.F. Schifano, and R. Micheloni,
 ”Computational Storage for 3D NAND Flash Error Recovery Flow Prediction”,
Proceedings of SIE 2023. Lecture Notes in Electrical Engineering (LNEE), vol. 1113, 2024.
 DOI: 10.1007/978-3-031-48711-8_51. Scopus code: N/A.

Lavori presentati a congressi internazionali senza pubblicazione degli atti

- 128** C. Zambelli, A. Chimenton, and P. Olivo
 ”Modeling of Seasoning Effects in Phase Change Memory Arrays”,
 in *IEEE MOS-AK/GSA Workshop*, Rome (Italy), Apr. 2010
- 129** A. Chimenton, C. Zambelli, and P. Olivo,
 ”Experimental Characterization of Phase Change Memory arrays”,
 in *International Symposium on Integrated Functionalities*, San Juan (Portorico), Jun. 2010
- 130** A. Chimenton, P. Olivo, and C. Zambelli,
 ”Reliability: statistical approach”,
Maratona delle Memorie conference, Sep. 2010
- 131** C. Zambelli, A. Chimenton, and P. Olivo,
 ”Reliability characterization of ATHENIS non volatile memory modules”,
ATHENIS dissemination workshop, Dec. 2010

- 132 C. Zambelli, A. Chimenton, and P. Olivo,
"Statistical Modeling of Low-Probability Events in NAND/NOR Flash and Phase Change Memory arrays",
2nd International Workshop on simulation and Modeling of Memory devices, Oct. 2011
- 133 S. Di Carlo, S. Galfano, M. Indaco, P. Prinetto, D. Bertozzi, P. Olivo, and C. Zambelli,
"FLARES: an aging aware algorithm to autonomously adapt the error correction capability in NAND Flash memories", *HiPEAC 2015 Conference*, Jan. 2015
- 134 L. Zuolo, C. Zambelli, R. Micheloni, S. Bates, and P. Olivo,
"Quality of Service Implications of the Error Correction Techniques in Solid State Drives", *Non Volatile Memory Workshop (NVMW)*, 2015
- 135 L. Zuolo, R. Micheloni, C. Zambelli, and P. Olivo,
"SSDEXplorer: a virtual platform for SSD", *Flash Memory Summit*, Santa Clara (CA), Aug. 2015
- 136 A. Grossi, E. Perez, C. Zambelli, P. Olivo, R. Roelofs, and C. Wenger,
"Impact of ALD process parameters on HfO₂ based 1T-1R RRAM inter-cell variability and switching properties", *IEEE Semiconductor Interface Specialists Conference (SISC)*, 2015
- 137 L. Zuolo, M. Cirella, C. Zambelli, R. Micheloni, S. Bates, and P. Olivo,
"Performance Assessment of an All-RRAM Solid State Drive through a Cloud-Based Simulation Framework", *Non Volatile Memory Workshop (NVMW)*, 2016
- 138 L. Zuolo, C. Zambelli, T. Hulett, B. Cooke, R. Micheloni, and P. Olivo,
"IOPS and QoS Analysis of DRAM/Flash-based and All-MRAM based NVRAM cards", *Non Volatile Memory Workshop (NVMW)*, 2017
- 139 A. Marelli, T. Chiozzi, L. Zuolo, N. Battistini, G. Lanzoni, P. Olivo, C. Zambelli, and R. Micheloni,
"DNAssim: A Full System Simulator for DNA Storage", *Flash Memory Summit (FMS)*, 2022
- 140 A. Marelli, T. Chiozzi, L. Zuolo, N. Battistini, G. Lanzoni, P. Olivo, C. Zambelli, and R. Micheloni,
"DNAssim: A Full System Simulator for DNA Storage", *Storage Developer Conference (SDC)*, 2022

Application notes e internal reports

- 141 C. Zambelli and D. Bertozzi,
"Performing Audio Processing by mean of XC161CJ/CS",
Infineon Application Note Database, Dec. 2006

Tesi di dottorato

- 142 C. Zambelli,
"Electrical Characterization, Physics, Modeling and Reliability of Innovative Non-Volatile Memories",
Annali dello IUSS 1391 - Università degli Studi di Ferrara, Vol. 5, no. 1, 2011